Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
SafeGen은 자동차 칩 설계의 기능 안전을 위해 LLM과 하이퍼 지식 그래프(HyperKG)를 결합한 새로운 프레임워크입니다. 설계 문서와 RTL 정보를 활용해 검증 가능한 어설션을 생성하고, 결함의 중요도를 의미론적으로 평가합니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기자율 주행 및 전기차 기술의 발전과 함께, 기능 안전 (Functional Safety)은 자동차 칩 설계에서 매우 중요한 요구 사항이 되었습니다. 기존의 시뮬레이션 기반 결함 분석은 모듈 수준에서 지나치게 보수적인 경우가 많으며, 결함 중요도 (Fault Criticality)를 정확하게 반영하지 못하는 한계가 있습니다. 본 논문은 기능 안전 지향적 결함 중요도 평가를 위한 LLM (Large Language Model) 기반의 형식 검증 지원 프레임워크인 SafeGen을 제안합니다. SafeGen은 대규모 언어 모델 (LLMs)과 고장 형태, 영향 및 진단 분석 (FMEDA) 가이드라인을 통합한 문서 수준의 하이퍼 지식 그래프 (Hyper Knowledge Graph, HyperKG)를 활용하여, 설계 및 안전 문서로부터 검증 가능한 사양 (Specifications)을 추출하고 이것이 전체 시스템 안전과 갖는 관련성을 평가합니다. HyperKG는 레지스터 전송 수준 (Register-Transfer-Level, RTL) 정보를 통해 더욱 풍부해지며, 이를 통해 의미론적으로 근거가 있고 설계 인지적인 기능 안전 어설션 (Functional Safety Assertions, FSAs) 생성을 유도합니다. 각 어설션은 해당 사양과 연결되어 평가 프로세스 전반에 걸쳐 추적 가능한 추론을 가능하게 합니다. Stuck-at 결함과 브릿징 결함 (Bridging Faults)을 모두 지원하는 게이트-to-RTL 결함 매핑 메커니즘은 형식 속성 검증 (Formal Property Verification, FPV)과 결합되어, 사양과 연결된 어설션 위반을 기반으로 의미론적 수준의 결함 중요도 등급 산정을 가능하게 합니다. SafeGen을 검증하기 위해 자계 지향 제어 (Field-Oriented Control, FOC) 시스템을 위한 디지털-물리 공동 시뮬레이션 플랫폼이 개발되었습니다. 실험 결과, SafeGen은 기존의 LLM 기반 어설션 생성 프레임워크보다 더 높은 품질의 어설션을 생성하는 동시에, 기존의 시뮬레이션 기반 접근 방식과 비교하여 결함 중요도 평가에서 더 높은 의미론적 해석 가능성을 제공함을 입증하였습니다.