RTL 트레이스(Trace)로부터의 정보 흐름 경로

보안 검증(Security validation)은 하드웨어 설계 프로세스에서 중요하지만 까다로운 부분입니다. 관례적으로 검증 엔지니어는 위협 모델(threat model)을 정의하고, 관련 보안 속성(security properties)을 명시하며, 해당 속성의 위반 사항을 탐지하고, 시스템 보안에 미치는 영향을 평가하는 업무를 맡게 되는데, 이 과정들은 각각 수작업이 많이 필요하며 오류를 유발할 수 있습니다. 정보 흐름 추적(information flow tracking)과 명세 마이닝(specification mining) 기술의 결합은 속성 생성 및 검증을 위한 자동화된 접근 방식을 나타내지만, RTL 트레이스(trace) 데이터에 대한 정보 흐름 추적에 관한 이전 연구들은 레지스터 간에 정보가 흐르는 사례를 찾는 데 국한되었으며, 민감한 정보가 설계를 통해 어떻게 전파되는지를 포착하기 위한 전체 경로를 재현하지는 못했습니다. 하드웨어 분석을 가속화하는 새로운 기술들의 도입과 함께, 우리는 레지스터 전송 레벨 (RTL, register transfer level) 트레이스 데이터로부터 정보 흐름 경로를 구축하는 새로운 접근 방식을 개발합니다.