RISC-V 싱글 코어에서의 Float16 온디바이스 학습을 위한 하드웨어-소프트웨어 공동 설계 (Hardware-Software

요약

RISC-V의 Zfh 및 Zvfh 확장을 활용하여 자원이 제한된 싱글 코어에서 float16 기반 온디바이스 학습을 구현하는 프레임워크를 제안합니다. float32 대비 메모리 사용량을 50% 절감하면서도 모델 성능 저하를 최소화하는 하드웨어-소프트웨어 공동 설계 방식을 다룹니다.

핵심 포인트

• RISC-V Zfh/Zvfh 확장을 통한 float16 온디바이스 학습 구현
• float32 대비 메모리 사용량 약 50% 절감 효과
• 레이어 동결 기능을 통한 전이 학습 및 미세 조정 지원
• FPGA 소프트코어 구현 시 매우 낮은 하드웨어 면적 오버헤드