qLDPC 코드를 통한 양자 오류 수정의 고전 리소스 비용 완화
요약
본 기술 기사는 대규모 양자 오류 수정 시스템의 핵심 병목 현상인 디코딩 리소스 경쟁 문제를 해결하기 위한 새로운 접근 방식을 제시합니다. 기존 연구가 표면 코드에 국한되었던 것과 달리, 본 논문은 일반적인 qLDPC 코드를 지원하는 자동화된 프리디코더 생성 프레임워크를 소개하여 디코딩 작업을 효율적으로 분산시킵니다. 또한, 단일 FPGA 및 냉각 ASIC 구현을 통해 대규모 양자 오류 수정 코드(BB 코드 포함)의 동시 디코딩 능력을 크게 향상시키는 하드웨어 아키텍처 설계를 상세히 설명합니다.
핵심 포인트
- qLDPC 코드를 위한 자동화된 프리디코더 생성 프레임워크를 개발하여, 일반적인 양자 오류 수정 코드의 디코딩 효율성을 획기적으로 개선했습니다.
- 이 자동 구성된 프리디코더는 전체 디코딩 작업의 90% 이상을 자율 처리하며, 디코더 활용도를 최대 수천 배까지 줄일 수 있습니다.
- 단일 FPGA를 사용하여 약 1,200개의 BB 코드 논리 큐비트 동시 디코딩이 가능하도록 하는 효율적인 파이프라인 하드웨어 설계를 제시했습니다.
- 냉각 ASIC으로 구현 시, 4K 환경에서 1.5W 전력 제한 내에 36,000~360,000개의 BB 코드 논리 큐비트 지원이 가능합니다.
결함 허용 양자 컴퓨팅을 위한 양자 - 고전 인터페이스 (QCI) 는 수천에서 수백만 개의 논리 큐비트 간의 동시 실시간 디코딩을 관리해야 합니다. 이러한 아키텍처를 확장하려면 비용이 많이 드는 디코딩 리소스를 논리 큐비트 간에 공유해야 하며, 이는 QCI 내의 심각한 리소스 경쟁 (resource contention) 을 유발합니다. 효율적인 리소스 분배를 통해 이러한 병목 현상을 해결하는 것은 여전히 지속적인 도전 과제이나, 경량화된 프리디코딩은 평균 지연 시간과 디코더 사용량을 줄여 공유된 디코딩 구성 요소에 대한 부담을 완화할 잠재력을 가지고 있습니다. 특히, 디코더 할당 및 프리디코딩 연구는 표면 코드 (surface code) 에만 엄격히 제한되어 왔습니다. 일반 양자 저밀도 패리티 체크 (qLDPC) 코드의 강조가 커짐에 따라, 더 느린 디코딩 속도는 리소스 경쟁을 심화시키고, 이러한 코드의 내재적 복잡성은 수동 프리디코더 설계를 불가능하게 만듭니다. 이 격차를 해결하기 위해 우리는 임의의 qLDPC 코드용 프리디코더를 생성할 수 있도록 설계된 자동화된 프레임워크를 소개합니다. 자동으로 구성된 프리디코더는 전체 디코딩 작업의 90% 이상을 자율적으로 처리하며, 전체 디코더 활용도를 최대 3,963 배까지 줄입니다. 이는 계산적으로 부담이 큰 순차 통계 디코딩 (OSD) 의 활용도를 최대 72.71%까지 줄이는 것을 포함합니다. 또한, 단일 FPGA 를 사용하여 약 1,200 개의 이변량 자전거 (BB) 코드 논리 큐비트를 동시 디코딩할 수 있도록 하는 매우 효율적인 파이프라인 하드웨어 설계를 상세히 설명합니다. 냉동 ASIC 으로 구현될 경우, 이 아키텍처는 4 K 에서 1.5 W 전력 제한 내에서 36,000~360,000 개의 BB 코드 논리 큐비트를 지원할 수 있습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기