PVT 내성 서브스레드 SRAM 기반 메모리 내 컴퓨팅 가속기: 에너지 효율적인 스파이킹 신경망용 인시투 조절
요약
본 논문은 에너지 효율성이 높은 스파이킹 신경망(SNN)을 위해 PVT 내성을 갖춘 서브스레드 SRAM 기반 컴퓨팅-인메모리(CIM) 매크로를 제안합니다. 이 아키텍처는 인시투 전류 센서와 분산형 전압 조절기를 통합하여 에너지 오버헤드를 줄이고 공정 변동에 대한 내성을 높였습니다. 특히, 프로그래밍 가능한 메모리 셀 기반 발화 임계값을 사용하여 SNN의 PVT 민감도를 개선했으며, 28nm CMOS에서 높은 정확도와 뛰어난 TOPS/W 성능을 달성하여 고성능 엣지 컴퓨팅 솔루션으로 제시합니다.
핵심 포인트
- PVT 내성을 갖춘 서브스레드 SRAM 기반 CIM 매크로를 통해 에너지 효율적인 SNN 처리를 구현했습니다.
- 인시투 전류 센서와 분산형 전압 조절기를 통합하여 에너지 오버헤드를 줄이고 공정 변동에 대한 안정성을 확보했습니다.
- 프로그래밍 가능한 메모리 셀 기반 발화 임계값 설정을 통해 신경 세포의 PVT 내성을 향상시켰습니다.
- 스트라이드-틱 배치 스케줄링을 활용하여 버퍼 오버헤드를 줄이고 데이터 재사용률을 높였습니다.
- 28nm CMOS 프로토타입에서 93.64%의 키워드 스포팅 정확도와 최대 1181.42 TOPS/W 성능을 입증했습니다.
본 논문은 에너지 효율적인 스파이킹 신경망 (SNNs) 을 위한 PVT(프로세스-전압-온도) 내성 서브스레드 SRAM 기반 컴퓨팅-인메모리 (CIM) 매크로를 제시합니다. 이 매크로는 인시투 전류 센서와 분산형 전압 조절기를 통합하여, 에너지 오버헤드를 완화하고 PVT 민감도를 줄이는 대규모 (1024 wordlines, 1304 bitlines 및 128 개의 공유 신경 세포) 서브스레드 전류 모드 CIM 을 가능하게 합니다. 신경 세포는 PVT 변동에 대한 신경의 내성을 향상시키기 위해 프로그래밍 가능한 메모리 셀 기반 발화 임계값을 채택합니다. 이 아키텍처는 버퍼 오버헤드를 줄이고 입력 데이터 재사용을 증진시키는 스트라이드-틱 배치 스케줄링을 사용합니다. SNN 의 높은 희소성을 활용하여, 제안된 시스템은 에너지 효율성과 변동 내성에서 유의미한 개선점을 보입니다. 28-nm CMOS 에서 제작된 프로토타입은 키워드 스포팅에서 93.64%의 정확도를 달성하고, 최대 1181.42 TOPS/W 의 성능을 제공하며, 7.24 TOPS/mm^2 를 달성하여 고성능 엣지 SNN 처리를 위한 실현 가능하고 효율적인 솔루션임을 입증합니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기