ML-KEM이 양자 내성 암호 (PQC) 표준으로 채택됨에 따라, 물리적 부채널 공격 (side-channel attacks)에 대한 회복탄력성이 필수적이 되었습니다. 구성 단계 중에서도, 캡슐화 해제 (decapsulation) Fujisaki-Okamoto (FO) 검증은 부채널 전력 및 전자기 (EM) 분석에 특히 취약합니다. 본 연구에서는 일반적인 FPGA 기반 구현에 초점을 맞추어 이들의 부채널 취약성을 조사하고, 이를 마이크로컨트롤러 (microcontroller) 구현과 비교합니다. 보호되지 않은 구현, 해시 기반 (1차 마스킹, first-order masked), 그리고 고차 마스킹 (higher-order masked)의 세 가지 검증 구현을 마이크로컨트롤러와 FPGA 모두에서 부채널 보안 측면에서 평가합니다. FPGA는 더 높은 속도와 병렬성을 제공하지만, 특히 높은 대역폭 구성에서 종종 더 강력한 부채널 누설 (side-channel leakage)을 나타냅니다. 고차 마스킹 설계는 하드웨어 수준의 효과와 데이터 의존적 처리로 인해 여전히 기저 데이터에 대한 정보를 누설합니다. 우리의 실험은 FPGA에서의 병렬 처리 과정이 전체 비밀키 복구가 가능할 정도의 충분한 1차 누설 (first-order leakage)을 유발한다는 것을 보여줍니다. 이러한 결과는 성능이 제한되고 병렬화된 하드웨어 환경에서 PQC 알고리즘을 보호하는 것이 지속적인 과제임을 강조합니다.