Power-of-two (PoT) 양자화는 심층 신경망 (DNN) 의 크기를 크게 줄이고 추론을 위해 곱셈 연산을 비트 시프트 연산으로 대체합니다. 기존 연구는 이미지 분류와 같은 작업에서 PoT-양자화 DNN 가 정확도를 유지할 수 있음을 보여주었지만, 리소스 제약이 있는 에지 장치에서의 성능은 여전히 충분히 이해되지 않았습니다. 일반적인 목적의 에지 CPU 와 GPU 는 비트 시프트 연산을 위한 최적화된 백엔드를 제공하지 않지만, 전용 시프트 기반 처리 요소를 구현하는 커스텀 하드웨어 가속기는 PoT 양자화를 더 잘 활용할 수 있습니다. 그러나 기존 추론 프레임워크에서의 지원이 제한되어 있어 PoT-양자화 모델을 이러한 가속기에 배포하는 것은 도전적입니다. 또한, 다양한 PoT 양자화 전략이 전체 추론 중 하드웨어 설계, 성능 및 에너지 효율에 미치는 영향은 체계적으로 탐구되지 않았습니다. 이러한 문제를 해결하기 위해, 우리는 리소스 제약이 있는 에지 장치에서 PoT-양자화 DNN 를 가속화하고 평가하는 오픈 소인 end-to-end 파이프라인인 PoTAcc 을 제안합니다. PoTAcc 은 TensorFlow Lite (TFLite) 를 통해 CPU 만 시스템과 커스텀 가속기와 함께 CPU-FPGA 하이브리드 시스템을 포함한 이종 플랫폼을 가로지르는 PoT-양자화 모델의 원활한 준비와 배포를 가능하게 합니다. 우리는 세 가지 PoT 양자화 방법을 위해 시프트 기반 처리 요소 (shift-PE) 가속기를 설계하고 두 FPGA 플랫폼에 구현했습니다. 우리는 CNN 과 Transformer 기반 아키텍처를 포함한 다양한 모델에서 정확도, 성능, 에너지 효율 및 리소스 활용도를 평가했습니다. 결과는 PYNQ-Z2 와 Kria 보드에서 PoT-양자화 DNN 에 대해 CPU 가속기 설계가 CPU 만 실행에 비해 최대 3.6 배의 속도 향상과 78% 의 에너지 절감을 달성함을 보여줍니다. 코드는 https://github.com/gicLAB/PoTAcc 에서 공개적으로 출시될 예정입니다.