PolyCIM: 다면체 기반 컴파일링을 통한 디지털 CIM 가속기 데이터 재사용성 개선

디지털 Compute-in-Memory (CIM)는 메모리 어레이 내부에 연산 로직을 직접 통합함으로써 심층 신경망(DNN)을 가속화하는 유망한 해결책을 제시합니다. 하지만, 최신 DNN 연산자를 CIM 가속기에 매핑할 때, 경직된 CIM 어레이 구조가 부과하는 엄격한 데이터 재사용 제약 때문에 종종 심각한 어레이 활용률 저하를 초래합니다. 우리는 현대 DNN의 데이터 재사용이 비축 방향(non-axial directions)을 따라 놓이는 하이퍼플레인(hyperplane) 구조를 형성하며, 이는 축 정렬된(axis-aligned) 재사용만을 활용하는 기존 매핑 방식에는 보이지 않는다는 것을 관찰했습니다. 본 논문에서는 CIM 아키텍처를 위한 다면체 기반 컴파일링 프레임워크인 PolyCIM을 제안합니다. PolyCIM은 아핀 변환(affine transformations)을 통해 이러한 하이퍼플레인을 체계적으로 노출하고 재정렬함으로써 작동합니다. PolyCIM은 다양한 DNN 워크로드와 디지털 CIM 아키텍처를 효율적으로 표현할 수 있는 통합 추상화(unified abstraction)를 제공합니다. 데이터 재사용성 노출, 연산 매핑, 그리고 데이터 이동 최적화를 통해, PolyCIM은 우수한 어레이 활용률과 성능을 달성하는 CIM 아키텍처의 매핑을 생성합니다. 실험 결과는 PolyCIM이 최대 $4 imes$의 매크로(macro) 활용률 개선과 $3.2 imes$의 속도 향상을 제공하여, 최신 DNN 연산자와 CIM 아키텍처 간의 격차를 효과적으로 해소함을 보여줍니다.