Peregrino: 자원 제약형 엣지 장치에서 완전한 Falcon 양자내성 디지털 서명 체계를 위한 전체 하드웨어 가속기

양자 컴퓨터의 등장은 고전 암호학의 보안 보장을 위협합니다. 왜냐하면 양자 알고리즘이 기존 공격에 안전하다고 여겨졌던 체계들을 깨뜨릴 수 있기 때문입니다. 이에 따라 미국 국립표준기술원(NIST)은 일련의 양자내성 암호 알고리즘을 표준화했으며, 그중 Falcon은 가장 간결한 서명 및 공개키 크기를 가진 격자 기반(lattice-based) 디지털 서명 체계입니다. Falcon이 부동 소수점 연산(floating-point arithmetic)에 의존한다는 점 때문에 하드웨어 구현이 어렵고, 이전 연구들은 서명 생성이나 검증과 같은 특정 연산에 대한 부분적인 가속기만을 제공하거나, 고수준 합성(HLS)을 통해 생성된 단일 완전 구현체만을 제시했습니다. 본 논문은 처음부터 HDL로 설계된 완전한 Falcon 디지털 서명 체계의 최초 하드웨어 가속기인 Peregrino를 소개합니다. 이 가속기는 네이티브 부동 소수점 장치(floating-point unit)가 없는 자원 제약형 엣지 장치를 목표로 하며, 에뮬레이션된 부동 소수점 데이터 경로를 사용합니다. Artix 7 XC7A200T FPGA 하나에 구현된 Peregrino는 Falcon-1024 변종의 경우 85261 LUTs, 41382 FFs, 44 BRAMs, 그리고 142 DSPs를 사용합니다. 유일한 이전 완전 구현체인 HLS 기반의 FalconTakesOff와 비교했을 때, Peregrino는 LUTs를 1.9배 적게, FFs를 3.4배 적게, BRAMs를 2.7배 적게, 그리고 DSPs를 9.9배 적게 사용하여 전체 체계를 단 하나의 FPGA에 담아낼 수 있게 했으며, HLS 설계는 최소 두 개의 FPGA가 필요합니다. 온칩 MicroBlaze 소프트 코어의 주변 장치(peripheral)로 작동하는 이 가속기는 또한 에뮬레이션된 부동 소수점 참조 소프트웨어 대비 키 쌍 생성, 서명 생성, 그리고 서명 검증 클럭 사이클을 각각 92%, 96%, 85%까지 줄여줍니다.