PCI-SIG 는 PCIe 와 인접 표준을 감독하는 조직이周三에 PCIe 8.0 스펙 버전 0.5 의 공개를 발표했습니다. 이는 중요한 이정표입니다. 첫 번째 초안은 아키텍처 요구사항을 설정하며, PCI-SIG 회원들이 프로토타입 제작과 최종 제안 제출을 시작할 수 있도록 설계되었습니다. 스펙 버전 0.5 는 새로운 인터커넥트가 지원하는 전송 속도가 256 GT/s 를 달성하고, x16 구성을 통해 최대 1 TB/s 의 양방향 대역폭을 가능하게 한다고 명시합니다.

PCIe 표준의 버전 0.5 는 핵심 개념 목표와 메커니즘을 고정하고 모든 주요 아키텍처 측면 (전기적, 논리적, 준수사항, 소프트웨어) 을 개요를 제시하는 첫 번째 완전 초안입니다. 이는 PCI-SIG 가 256 GT/s 의 목표 비트율을 유지하며, PAM4 신호 전송과 오류 정정 (FEC), 플릿 모드 인코딩; 대역폭 개선 프로토콜 향상; 후방 호환성 및 현재 평가 중인 새로운 커넥터 기술을 포함합니다. 또한 버전 0.5 는 최종 초안이 아니며 스펙의 모든 부분이 고정되지 않았으므로, 일부 전기적 파라미터와 프로토콜 최적화는 더 세밀하게 조정될 수 있습니다.

이 새로운 릴리스는 하드웨어 디자이너 (AMD, Intel, Nvidia 와 같은 대형 기업 및 IP 또는 PHY 벤더) 가 contingency plans 를 포함하여 초기 프로토타입과 아키텍처 작업을 시작할 수 있는 중요한 이정표입니다. 가장 중요한 점은 스펙이 성숙해졌으며 개발 작업이 시작될 수 있다는 것입니다.

공고의 흥미로운 부분 중 하나는 PCI-SIG 가 새로운 커넥터 기술을 계속 평가하고 있다는 점이며, 이는 현재 구리 물리적 레이어가 그 한계에 매우 근접했다는 것을 의미합니다. 손 예산 (loss budgets), 간섭 (crosstalk), 반사 (reflections) 는 PCIe 5.0 과 6.0 에 심각한 제약이 되었지만, PCIe 8.0 의 256 GT/s 비트율 - 구리 기반 표준에서 아직 달성된 데이터 전송 속도 - 이 nightmare 로 변할 것입니다. 이러한 속도로 전통적인 엣지 커넥터와 메인보드 라우팅은 과도한 전력 (등화용) 또는 지연 시간 (FEC 용) 을 사용하지 않으면 수용 가능한 신호 무결성을 제공하지 못할 수 있습니다. 결과적으로 PCI-SIG 는 더 좋은 재료와 더 엄격한 허용 오차를 가진 PCIe 슬롯을 재설계하거나, 다시 전기적 경로를 단축하고 링크당 리드라이버 수를 증가시키는 방안을 모색할 수 있습니다. 어느 경우든 PCI-SIG 가 후방 호환성을 유지하고 싶으므로 커넥터 수준에서 극적인 변화를 기대하지 마십시오.

이 초안이 공개된 이래 PCIe 8.0 표준은 2028 년 최종 승인까지 계속 진행됩니다.

Google News 에서 Tom's Hardware 를 팔로우하거나, 최신 뉴스, 분석 및 리뷰를 구독하기 위해 우리를 선호하는 출처로 추가하세요.

Tom's Hardware 의 최고의 뉴스와 심층 리뷰를 이메일로 받으세요.

Anton Shilov 는 Tom's Hardware 의 기여 작가입니다. 지난 수십 년 동안 그는 CPU 와 GPU 에서 슈퍼컴퓨터까지, 현대 프로세스 기술과 최신 파브 도구에서 고기술 산업 트렌드까지 모든 것을 다루었습니다.

답변

모든 연결은 노이즈와 신호 무결성 문제를 도입합니다. 어댑터 자체는 신호를 반드시 열화시킵니다.hotaru251 는: "fiber bit 를 사용하지 않고 커넥터가 작동할 수 있는 카드에 플러그되는 광섬유 커넥터"