사양(specifications)에서 최종 승인된 레이아웃(signed-off layout)으로 이어지는 아날로그 흐름은 수동적인 반복 작업(manual iteration) 없이 진행되는 경우가 거의 없습니다. 최근의 대규모 언어 모델(LLM) 에이전트들은 장치 크기(device dimensions)에 걸친 최적화 루프(optimizer loops)를 통해 회로를 설계하며, 스키매틱(schematic) 단계에서 멈춥니다. 우리는 OPERA (OPamp design by an Expert-taught Reasoning Agent)를 제시합니다. 이 시스템에서는 범용 LLM 에이전트가 오픈 소스 도구를 사용하여 사양부터 포스트 레이아웃 승인까지 CMOS opamps를 설계합니다.
첫째, 디자이너는 에이전트에게 gm/ID 방법을 가르칩니다: 즉, 사양을 트랜스컨덕턴스(transconductances)와 최소 전류(minimum currents)로 매핑하고, 특성화된 조회 테이블(characterized lookup tables)에서 장치 역할별 gm/ID를 선택하며, 방정식으로부터 크기를 결정하여 검색할 수 있는 몇 가지 노브(knobs)와 설명 가능한 설계를 남깁니다. 둘째, 에이전트는 gLayout 프레임워크와 레이아웃 실습을 학습하고, 디자이너가 승인한 게이트에서 레이아웃 및 추출 루프(extraction loop)를 닫는 재사용 가능한 레이아웃 생성기(layout generator)를 작성합니다.
SKY130 공정에서 이 에이전트는 fun >= 50 MHz, PM >= 60도, SR 25 V/μs의 공유 상수-gm 바이어스 및 여섯 개의 opamps (5T, 폴디드-캐스코드(folded-cascode) 및 테레스코픽 OTA; Miller, 폴디드-캐스코드 및 테레스코픽 2단 구조)를 설계했습니다. 이들은 1 pF에 대해 최소 직류 이득(dc gain) 30~60 dB을 달성합니다. 여섯 개의 레이아웃 모두 DRC-clean하고 LVS-matched하며, 추출된 넷리스트는 모든 15개 PVT 코너에서 모든 목표를 충족합니다 (fun >= 53.7 MHz, PM >= 62.1도, SR >= 27.9 V/μs). 벤치마크 넷리스트는 https://github.com/AMPICLab/AMPICBench에서 공개되었습니다.