Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
등가 회로 모델을 활용하여 SRAM 아키텍처와 트랜지스터 크기를 동시에 최적화하는 오픈 소스 프레임워크 OpenOpt를 제안합니다. 높은 정확도를 유지하면서 시뮬레이션 속도를 최대 61.4배 향상시켰으며, 다양한 최적화 알고리즘을 통해 면적과 전력을 크게 개선했습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기본 논문은 등가 회로 모델(Equivalent Circuit Model)을 사용하여 SRAM 아키텍처(Architecture)와 트랜지스터 크기 조정(Transistor Sizing)을 공동으로 최적화하는 공동 최적화 프레임워크를 제안합니다. 이 프레임워크는 비활성 SRAM 셀을 등가 RC 부하(RC loads) 및 정적 전력 모델(Static power models)로 단순화하여, 높은 충실도(Read/Write delay 오차 <0.22%, 전력 오차 <1.68%)를 유지하면서도 최대 61.4배의 시뮬레이션 속도 향상을 달성합니다. 아키텍처 파라미터(Architecture parameters)와 소자 크기 조정(Device sizing)을 아우르는 공동 탐색 공간(Joint search space)에는 SA, PSO, Bayesian Optimization 변형 및 다목적 진화 알고리즘(Multi-objective evolutionary algorithms)을 포함한 7가지 알고리즘이 통합되어 있습니다. FreePDK45를 기반으로 한 절제 실험(Ablation experiments)을 통해 아키텍처 선택과 트랜지스터 크기 조정으로부터 얻는 상호 보완적인 이득을 확인했습니다. 모든 알고리즘 중에서 MOEA/D가 가장 우수한 성능 지표(Figure of Merit, 8.2721)를 달성하였으며, 이를 통해 SNM 6.2% 개선, 면적(Area) 73.6% 감소, 피크 전력(Peak power) 42.3% 감소를 이끌어냈습니다. 본 프레임워크는 https://github.com/W1Y1K1/OpenOpt 에서 공개적으로 사용할 수 있습니다.