Null Convention Logic (NCL) 기반 비동기 회로용 단일 칩 3D 통합

요약

본 연구는 고속·저전력 비동기 회로 설계의 대안으로 떠오르는 Null Convention Logic (NCL)을 단일 칩 3D(M3D) 기술과 통합하는 새로운 설계 방법론을 제안합니다. 이 방법론은 M3D 기반 NCL 표준 셀 구현을 통해 기존 평면 대비 면적 비효율성을 개선하고, 임계 게이트를 활용하여 배열 곱셈기 회로를 성공적으로 설계했습니다. 시뮬레이션 결과, M3D 통합은 약 44%의 면적 감소와 함께 지연 및 전력 소비를 각각 31%, 17% 줄이는 높은 성능 향상을 입증했습니다.

핵심 포인트

• 비동기 회로 설계의 대안으로 Null Convention Logic (NCL)이 주목받고 있으나, CAD 도구와 면적 제약 문제가 존재합니다.
• 단일 칩 3D(M3D) 기술을 NCL과 통합하여 기존 평면 대비 면적 효율성을 높이는 새로운 설계 방법론을 제시했습니다.
• M3D-NCL 구조를 활용한 배열 곱셈기 회로 설계를 통해 성능 향상을 입증했으며, 약 44%의 면적 감소가 가능함을 보였습니다.
• 이 통합 기술은 지연(약 31%)과 전력 소비(약 17%)를 동시에 줄여 고성능 저전력 비동기 시스템 구현에 기여합니다.