최근의 FPGA는 전용 텐서 블록과 BRAM 내 연산을 통해 딥러닝(DL) 추론 효율성을 개선해 왔습니다. ReRAM 기반 아날로그 인-메모리 컴퓨팅(IMC)은 벡터-행렬 곱셈(VMM)을 ReRAM 크로스바 내부에서 직접 수행함으로써, 기존 디지털 로직 대비 계산 밀도와 에너지 효율성 면에서 한 자릿수 이상의 향상을 제공하며 효율성을 더욱 끌어올리고 있습니다. 이전 연구에서는 이러한 IMC 블록들을 DL 추론을 위해 FPGA에 통합했습니다. 하지만 기존의 IMC 설계는 정적 가중치(static-weight) VMM만 지원하여, 비선형 연산과 동적 행렬-행렬 곱셈(DIMM)은 여전히 FPGA 패브릭에 맡겨야 합니다. 결과적으로, IMC의 이점은 주로 정적 가중치 모델에 국한되며, 빈번한 비선형 및 DIMM 연산에 의존하는 Transformer 기반 모델의 경우 제한적인 개선만을 얻게 됩니다. 게다가, 각 IMC 블록 내의 ADC(아날로그-디지털 변환기)는 그 면적과 전력의 70% 이상을 소비하여 시스템 효율성과 확장성을 더욱 제한합니다. 이러한 한계점들을 해결하기 위해, 우리는 기존의 ADC를 아날로그 콘텐츠 주소 지정 메모리(ACAMs)로 대체하는, ADC가 없는 IMC 블록을 통합한 새로운 FPGA 아키텍처를 제안합니다. 이 블록은 내부에서 비선형 연산을 본질적으로 수행합니다. 이 블록을 최대한 활용하기 위해, 우리는 FPGA 인식 설계 공간 탐색(FPGA-aware design-space exploration)을 수행하여 FPGA 면적, 유연성, DL 성능의 균형을 맞추는 최적의 크로스바 차원을 결정하고, ACAMs를 활용하여 DIMM 연산을 수행하는 효율적인 매핑 방식을 개발함으로써 IMC의 적용 범위를 어텐션 계산까지 확장했습니다. CNN 및 Transformer 기반 벤치마크에서 제안된 아키텍처는 각각 최대 40배와 1.9배 높은 에너지 효율성, 그리고 4.1배와 2.5배 높은 면적 효율성을 달성했습니다. 전반적으로, 이는 FPGA DL 추론 효율성을 크게 향상시키고 긴 입력 시퀀스에 걸쳐 Transformer 기반 워크로드에서 견고한 이득을 유지함으로써 도메인 특화 FPGA 설계를 발전시킵니다.