MPX: 행렬 및 다항식 곱셈을 위한 통합 시스톨릭 어레이 (Systolic Array)

다항식 곱셈 (Polynomial multiplication)은 완전 동형 암호 (Fully Homomorphic Encryption (FHE)) 및 양자 내성 암호 (post-quantum cryptography (PQC))에서 핵심적인 커널이며, 일반적으로 수론 변환 (Number Theoretic Transforms (NTTs))을 통해 가속화됩니다. 전용 암호 가속기를 설계하는 비용을 피하기 위해, 최근의 연구들은 NTT 연산을 기존의 시스톨릭 행렬 엔진 (systolic matrix engines)에 매핑하여 AI 하드웨어를 암호화 워크로드에 재사용할 수 있도록 하는 노력을 기울여 왔습니다. 본 연구에서는 이와 반대되는 접근 방식을 취합니다. 우리는 시스톨릭 어레이 (systolic arrays)의 웨이브프런트 데이터플로우 (wavefront dataflow)가 다항식 곱셈의 누적 패턴과 자연스럽게 일치한다는 점을 관찰하였으며, 이러한 대응 관계를 활용하여 행렬 곱셈 (matrix multiplication)과 직접적인 다항식 곱셈 (polynomial multiplication)을 동일한 하드웨어 패브릭 내에서 모두 지원하는 이중 모드 시스톨릭 어레이인 MPX를 설계했습니다. 실험 결과에 따르면, 기존의 시스톨릭 어레이를 이러한 이중 모드 기능으로 확장하는 데 필요한 추가 면적은 20%에 불과하며, 행렬 곱셈 실행 중 발생하는 전력 오버헤드는 무시할 수 있는 수준입니다. 다항식 곱셈 모드에서 MPX는 시스톨릭 행렬 엔진 상의 NTT 기반 다항식 곱셈과 비교하여 1.2배 이상의 낮은 지연 시간 (latency)을 달성합니다.