MailoHLS: Pareto 기반 HLS Pragma 최적화를 위한 Multi-Adapter 구조 인식 학습

고수준 합성 (High-Level Synthesis, HLS)은 FPGA 가속기의 신속한 개발을 가능하게 하지만, 컴파일러 지시어 (a.k.a pragmas)로 인해 발생하는 방대하고 불규칙한 설계 공간(design space)으로 인해 고품질 결과 (Quality of Results, QoR)를 달성하는 것은 여전히 어려운 과제로 남아 있습니다. 효과적인 구성을 선택하려면 프로그램 구조, 메모리 동작, 그리고 지연 시간(latency) 및 자원 활용도(resource utilization)와 같이 종종 상충하는 목표들 사이의 복잡한 상호작용을 추론해야 합니다. 기존의 모델 기반 접근 방식은 커널(kernel) 간의 일반화 능력이 제한적이며, 상위 수준의 최적화 의도를 포착하지 못합니다. 최근 거대 언어 모델 (Large Language Models, LLMs)이 코드 의미론(semantics)과 상위 수준의 의도를 포착하고 있으나, 이들의 순차적 표현 방식은 구조적 의존성(structural dependencies)과 전역적 트레이드오프 (global trade-offs)를 모델링하는 데 방해가 되어 차선(suboptimal)의 HLS 설계를 초래합니다. 본 논문에서는 목표 인식 지시어 최적화를 위해 LLM 기반의 의미론적 추론과 GNN 기반의 구조적 모델링을 결합한 하이브리드 프레임워크인 MailoHLS를 제안합니다. MailoHLS는 교차 주의 집중 (cross-attention)을 통해 구조적 임베딩 (structural embeddings)을 통합하고, 목표 조건부 LoRA 어댑터 (objective-conditioned LoRA adapters) 및 Pareto 기반 최적화를 갖춘 PEFT를 활용함으로써 코드 의미론, 구조, 그리고 설계 트레이드오프에 대한 공동 추론을 가능하게 합니다. 학습된 커널 및 미학습 커널 모두에서 MailoHLS는 지연 시간 최적화를 위해 최대 12.42배 및 8.4배의 속도 향상 (기하 평균 9.48배 및 4.97배)을 달성하며, 일관되게 Pareto 최적에 근접한 설계를 생성합니다. 완전히 새로운 애플리케이션에서도 최대 10.2배의 속도 향상 (기하 평균 6.58배)을 달성하여, 고성능 LLM 및 기존 접근 방식보다 뛰어난 성능을 보이며 Pareto 프런티어 (Pareto frontier)와의 격차를 좁혔습니다.