Locus: 영지식 증명용 점 덧셈 하드웨어 탐색 및 최적화 프레임워크

요약

본 논문은 영지식 증명(ZKPs)의 핵심 요소인 타원 곡선 점 덧셈(PADD) 하드웨어 설계를 최적화하고 탐색하는 프레임워크 'Locus'를 제안합니다. Locus는 임의 타원 곡선 매개변수를 기반으로 PADD의 ASIC 및 FPGA 구현을 자동 생성하여 설계 공간의 체계적인 탐색을 가능하게 합니다. 이를 통해 기존 대비 높은 성능 향상과 면적 감소를 입증했습니다.

핵심 포인트

• Locus 프레임워크는 ZKP 핵심 요소인 PADD 하드웨어 설계를 최적화합니다.
• 임의 타원 곡선 매개변수를 지원하여 설계 공간 탐색을 체계화했습니다.
• 12nm 노드에서 이전 ASIC 대비 속도 향상 및 면적 감소를 달성했습니다.
• Locus는 GitHub에서 공개되어 연구자들이 활용할 수 있습니다.