LLM4RTL: RTL 생성을 위한 도구 지원 LLM

대규모 언어 모델 (LLMs)은 소프트웨어 공학, 코드 생성, 툴링 (tooling) 및 시스템 분야에서 인상적인 발전을 촉진해 왔습니다. 이와 동시에, 하드웨어 및 칩 설계에 LLM을 적용하기 위한 점점 더 다양한 방법과 시스템을 탐구하는 상당한 양의 연구가 개발되었습니다 (예: 기능 설명에 기반한 RTL 코드 생성 시스템). 그러나 오픈 Verilog/RTL 코드 생성의 경우, 미세 조정 (fine-tuning) 또는 저차원 적응 (low-rank adaptation)을 통해 전문화되고 더 효과적인 LLM 시스템을 구축하기 위해서는 고품질의 학습 샘플이 필요합니다. 본 논문에서는 RTL 코드 생성 능력과 비용이 서로 다른 최첨단 상용 LLM 모델들의 계층 구조를 사용하여 현재의 공개 데이터셋을 업데이트하는 "judge-renew-check-renew-check" (JRCRC) 파이프라인을 제안합니다. 이 접근 방식은 코드 생성 샘플을 필터링하고 정제하여 더 높은 품질의 학습 데이터셋으로 만드는 비용 효율적인 메커니즘을 달성합니다. 우리의 실험은 또한 규칙 기반 추론 (rule-based reasoning) 및 로직 (logic), 결과적으로 RTL 코드 생성에서 LLM이 보이는 몇 가지 공통적인 약점을 식별합니다. 이러한 약점을 식별한 후, 우리는 표 형식의 데이터 (tabular data formats)로부터 논리적 관계를 추론하는 데 있어 LLM을 동적으로 지원하기 위해 전처리 도구 (pre-processing tools)를 통합하는 아키텍처를 개발합니다. RTL 코드 생성을 위한 우리의 도구 지원 아키텍처를 통해, 우리는 VerilogEval 벤치마크에서 상당한 전반적 성능 향상을 달성하였으며 많은 최첨단 방법들을 능가했습니다. 우리의 LLM4RTL 시스템은 훨씬 더 작은 LLM을 사용하여 GPT-4O에 필적하는 성능을 달성합니다.