LLM 에이전트 기반의 FPGA-in-the-Loop 평가를 통한 RISC-V CPU 설계

요약

본 글은 CPU 개발 과정에서 발생하는 장시간 RTL 시뮬레이션의 높은 평가 비용 문제를 해결하기 위한 방안을 제시합니다. LLM 에이전트가 FPGA에 CPU 후보를 구현하고 온보드 성능 측정을 통해 설계 결정을 안내하는 환경을 구축했습니다. 이 방법론은 기존 RTL 시뮬레이션보다 9.6배 빠르게 평가할 수 있으며, 짧은 진단으로는 놓치기 쉬운 장시간 성능 저하까지 발견하여 설계 개선에 활용되었습니다.

핵심 포인트

• LLM 에이전트 기반의 FPGA-in-the-Loop 환경을 제시함.
• FPGA 평가는 RTL 시뮬레이션 대비 9.6배 빠른 속도를 보임.
• 온보드 측정을 통해 장시간 성능 저하 등 미세한 결함을 발견 가능함.
• RISC-V 코어 개발에 성공적으로 적용되어 설계 결정에 도움을 주었음.