스파이킹 신경망 (Spiking Neural Networks, SNNs)은 신경망의 제3세대로 부상할 잠재력을 가지고 있으며, 광범위한 응용 분야에서 점점 더 많은 관심을 끌고 있습니다. 그러나 SNN의 방대한 시냅스 연결 수는 학습 과정 중 온칩 학습 알고리즘에 의한 집약적인 가중치 업데이트 연산을 초래하며, 이는 상당한 하드웨어 자원 활용과 에너지 소비로 이어집니다. 기존 SNN 학습 알고리즘 중에서 스파이크 타이밍 의존 가소성 (Spike-Timing-Dependent Plasticity, STDP)은 가장 광범위하게 연구되고 채택된 방식 중 하나로, SNN의 핵심적인 학습 구성 요소 역할을 합니다. SNN 학습과 관련된 하드웨어 및 에너지 오버헤드를 해결하기 위해, 본 논문은 고유 타이밍 기반 2의 거듭제곱 STDP (Intrinsic-Timing Power-of-Two STDP, ITP-STDP)와 그에 상응하는 프로토타입 학습 엔진 하드웨어 아키텍처를 제안합니다. 제안된 설계는 동적 분석을 위한 전용 평균장 시냅스 드리프트 모델 (Mean-field Synaptic Drift Model)을 통해 평가되었으며, 다양한 규모의 SNN 네트워크와 데이터셋을 통해 추가로 검증되었습니다. 또한 ASIC 및 FPGA 플랫폼 모두에 구현되어 기존 STDP 및 더 복잡한 STDP 변형들을 포함한 최첨단 방식들과 비교되었습니다. 결과에 따르면, 제안된 설계는 알고리즘 및 하드웨어 수준의 최적화를 통해 STDP의 계산 오버헤드 대부분을 제거함으로써 우수한 에너지 효율성, 더 높은 동작 속도, 그리고 실질적으로 낮은 하드웨어 자원 활용도를 입증했습니다. FPGA 플랫폼에서 제안된 설계는 비교 대상 설계 대비 에너지 효율을 4.5배에서 219.8배까지 개선했습니다. ASIC 플랫폼에서 제안된 설계는 이전 연구들이 요구하는 면적의 1.2%에서 3.3%만을 소비하면서도 4.8배에서 22.01배의 속도 향상을 달성했습니다.