Intel의 성능 강화된 18A-P 공정, 리스크 생산(risk production) 단계 진입 — 18A 드롭인(drop-in) 업그레이드로

올해 초 __발표된 논문__에 이어, Intel은 VLSI 2026에서 최적화된 18A-P 공정에 대한 더 자세한 세부 정보를 제공했습니다. 이 성능 최적화 노드(performance-optimized node)는 Intel이 __Panther Lake 및 Xeon 6+와 같은 제품__에 사용 중인 18A의 개선판으로, 동일 전력에서 9%의 성능 향상 또는 동일 성능 수준에서 18%의 전력 소비 감소를 약속합니다. 더 자세한 기술적 세부 사항과 더불어, Intel은 18A-P가 리스크 생산(risk production) 단계에 진입했다고 밝혔습니다.

이 용어가 생소하다면, 이는 반도체 제조에서 대량 생산(high-volume mass production) 직전의 단계를 의미합니다. 이는 Intel이 본격적인 생산을 시작하기 전 결함률(defect rate), 성능 및 변동성(variability)에 대한 데이터를 수집하기 위해 표준 생산 라인에서 18A-P의 전체 웨이퍼를 소량으로 제조하는 저용량 제조 단계입니다. 리스크 생산은 보통 첨단 로직(advanced logic) 분야에서 대량 생산보다 12개월에서 24개월 앞서 진행되지만, 여기서는 완전히 새로운 노드를 다루는 것이 아니므로 더 짧은 일정을 예상할 수 있습니다.

18A-P는 18A의 개정판이며, 새로운 트랜지스터 설계(이에 대해서는 곧 자세히 다룰 예정)를 포함하고 있음에도 불구하고, 180mm(고성능, High Performance) 및 160mm(고밀도, High Density) 셀 높이의 동일한 라이브러리(libraries) 내에 존재합니다. 이 새로운 공정은 18A 설계와 하위 호환(backward compatible)되므로, 설계자는 아무런 변경 없이 18A-P로 포팅(port)할 수 있습니다. 새로운 트랜지스터 옵션 중 일부는 설계 변경을 촉진할 수도 있지만, 필수 사항은 아닙니다. 18A에서 구축된 모든 것은 설계 변경 없이도 약간의 성능 이점을 가진 채 18A-P에서 구축될 수 있습니다.

성능 측면에서 Intel은 표준 Arm 코어 서브블록(subblock)을 테스트하여 수치를 도출했으며, 특히 0.75V에서 9%의 주파수(frequency) 증가 또는 18%의 전력(power) 감소를 확인했습니다. 아래 갤러리에서 볼 수 있는 차트는 Intel의 원본 연구에서 발표된 차트를 보기 좋게 다듬은 버전입니다. 즉, 아무런 상관관계가 없는 무작위 선들이 아닙니다. 전압이 0.75V 지점을 벗어나더라도 18A-P가 주파수/전력 개선 효과를 유지한다는 것을 확인할 수 있습니다.

Intel은 18A-P를 통해 라이브러리에 세 가지 트랜지스터 설계를 추가합니다. W1 설계는 180mm 셀 높이(cell height) 라이브러리에서 사용할 수 있으며(이전에는 160mm 라이브러리에서 사용 가능했습니다), W1.5는 160mm 라이브러리에서 사용할 수 있습니다. 향상된 W3P 설계는 두 라이브러리 모두에서 사용할 수 있습니다. W1과 W1.5는 모두 저전력 사용에 최적화된 좁은 설계(narrow designs)로, Intel 라이브러리 내 전력 최적화 설계의 공백을 메우는 데 도움을 줍니다. 반면 W3P는 Intel이 "Power Boost"라고 부르는 새로운 듀얼 컨택트(dual-contact) 트랜지스터입니다. 아래 갤러리에서 볼 수 있듯이, 기존의 W2 및 W3 설계 또한 18A-P를 통해 링 오실레이터 주파수(ring oscillator frequency, 인버터 고리(ring of inverters)를 통해 전기 신호를 전달하는 방식)의 향상을 보여줍니다.

W3P는 Power Boost 덕분에 가장 흥미로운 설계입니다. 18A는 이미 PowerVia를 통한 후면 전력 공급(backside power delivery)을 사용하고 있는데, 이는 웨이퍼의 뒷면을 사용하여 전력을 라우팅함으로써 전면의 신호 배선 공간을 확보하고 열 저항(thermal resistance)을 줄여줍니다. W3P 설계는 전면과 후면 모두에 컨택트(contact)를 가지고 있어, 기생 저항(parasitic resistance)을 줄이고 더 높은 구동 전류(drive current)를 가능하게 하여 스위칭(switching) 속도를 높입니다.

표준 W2 및 W3 트랜지스터도 18A에서 18A-P로 전환되면서 이점을 얻겠지만, 그 차이는 미미합니다. 가장 큰 주파수 개선은 W3P에서 나타나며, W1은 에너지 최적화 설계를 위해 18A-P를 더 낮은 커패시턴스(capacitance) 수준으로 밀어붙입니다.

Tom's Hardware의 최고의 뉴스 및 심층 리뷰를 귀하의 편지함으로 직접 받아보세요.

Intel은 또한 라인업에 새로운 VT (임계 전압, threshold voltage) 쌍을 추가하고 있습니다. 일반적으로 우리는 HVT, SVT, LVT, ULVT의 네 가지 VT 쌍 유형을 볼 수 있는데, 각각 고(high), 표준(standard), 저(low), 초저(ultra-low) 임계 전압을 의미합니다. 임계 전압이 낮을수록 트랜지스터를 활성화하는 데 필요한 전력이 적게 들며, 따라서 전력 누설(leakage)은 더 많아집니다. 따라서 ULVT 트랜지스터는 성능이 가장 뛰어나지만 전력 누설이 가장 많고, HVT 트랜지스터는 성능이 가장 낮지만 전력 누설이 가장 적습니다. 칩 설계자들은 애플리케이션에 맞춰 이러한 다양한 임계 전압 유형들 사이의 균형을 맞출 필요가 있습니다.

새로운 VT 쌍은 또 다른 옵션인 ULVTLL, 즉 초저전압 임계 저누설(Ultra-Low Voltage Threshold Low Leakage)을 추가합니다. 이는 ULVT와 LVT 사이에 위치하며, LVT보다 더 나은 성능을 제공하면서도 ULVT보다 낮은 누설을 제공합니다. 새로운 트랜지스터 설계와 마찬가지로, 이는 설계자들에게 18A-P용 칩을 설계할 때 더 많은 유연성을 제공합니다.

확장된 18A-P의 기능 외에도, Intel은 이번 수정(revision)을 통해 열 저항(thermal resistance)이 20%에서 40% 개선되었으며, "성능 임계 계층(perf critical layers)"에서의 비아 저항(via resistance)이 10%에서 30% 개선되었다고 밝혔습니다. 열 저항의 감소는 더 나은 열 전도성을 위해 고급 EDA 도구를 사용하여 웨이퍼를 갈아내는(grinding) 과정에서 이루어집니다.

Intel 18A는 현재 미국의 두 개 팹(fab)에서 양산(ramping) 중이며, 회사가 낮은 18A 수율로 인해 비판을 받아왔음에도 불구하고, Intel은 결함률(defect rates)이 기대치에 따라 계속해서 떨어지고 있다고 말합니다. 18A는 이미 Panther Lake와 Xeon 6+에 사용되고 있으며, Intel은 Apple 및 Nvidia와도 18A를 기반으로 제품을 제작하기 위해 논의 중인 것으로 알려져 있습니다.

전체 발표 자료

최신 뉴스, 분석 및 리뷰를 피드에서 받아보려면 Google 뉴스에서 Tom's Hardware를 팔로우하거나, 저희를 선호하는 소스로 추가하세요.