최근 엣지 디바이스에서 커스텀 하드웨어 수요가 증가하면서 FPGA(Field-Programmable Gate Array) 설계는 필수적입니다. 하지만 이 분야는 전문 지식이 필요한 영역이라 일반 엔지니어들이 접근하기 어렵습니다.

이러한 간극을 메우기 위해 LLM(Large Language Model)이 주목받고 있습니다. 사용자가 자연어로 회로를 설명하면, LLM이 이를 하드웨어 중간 표현(IR)으로 변환하여 실리콘 구현까지 돕는 방식입니다.

본 연구는 이 과정을 분석하며, 최종 성공 여부를 좌우하는 가장 큰 요인은 어떤 LLM을 쓰느냐가 아니라 '어떤 IR'을 선택하느냐라는 점을 밝혀냈습니다. 이를 **표현 병목 현상(representation bottleneck)**이라고 명명했습니다.

연구진은 Verilog, VHDL 등 6가지 IR과 여러 최첨단 LLM 조합으로 202개의 태스크를 평가했습니다. 그 결과, 시뮬레이션 통과율의 차이는 주로 IR에 의해 결정되었으며, 특정 IR 내에서는 모델 간 성능 편차가 크지 않음을 확인했습니다.

특히 자원 제약이 심한 FPGA 환경에서 LLM 기반 설계는 기존 방식보다 높은 성공률을 보였습니다. 하지만 이는 LLM 자체가 뛰어나서가 아니라, 단순성(simplicity bias) 덕분에 구현 가능한 범위 내에 머물렀기 때문이라는 분석입니다.

결론적으로, 가장 사용하기 쉬운 IR이 오히려 LLM 성능이 낮은 '접근성-역량 역설'이 존재합니다. 따라서 앞으로는 최적의 IR을 선택하는 것이 핵심 과제가 될 것입니다.