Imec High NA EUV machine

벨기에의 반도체 연구 거물 imec은 이번 주, High-NA EUV 리소그래피 (Lithography)를 사용하여 제작된 세계 최초의 양자점 큐비트 (Quantum dot qubit) 소자를 발표했습니다. 이는 반도체 산업의 가장 최첨단 제조 기술을 사용하여 구축된 고급 양자 하드웨어의 초기 시연 중 하나로 기록되었습니다. 5월 19일 루벤(Leuven)에서 열린 ITF World에서 공개된 이 소자는 실리콘 양자점 스핀 큐비트 (Silicon quantum dot spin qubits)를 사용합니다. 이는 개별 전자를 가두고 전자의 양자 스핀 상태를 활용하여 정보를 저장하는 나노 규모의 구조로, 불과 6나노미터의 게이트 간격 (Gate gaps)에 패턴화되었습니다.

언뜻 보기에 이 발표는 점점 더 치열해지는 양자 컴퓨팅 경쟁의 또 다른 진입 사례처럼 보일 수 있습니다. 그러나 실제적인 중요성은 순수한 양자 성능보다는 제조 (Manufacturing)와 더 관련이 깊습니다. 제조는 실험적인 양자 시스템과 상업적으로 유용한 양자 컴퓨터 사이를 가로막는 단 하나의 가장 큰 장애물이라고 할 수 있습니다.

큐비트는 이론적으로 기존 슈퍼컴퓨터가 우주의 나이보다 더 오래 걸릴 계산 문제를 해결할 수 있지만, 아직 아무도 달성하지 못한 규모에서만 가능합니다. 양자 컴퓨팅의 물리적 측면에서 여러 진전이 이루어짐에 따라, 이제 제조가 주요 제한 사항이 되었습니다. imec은 반도체 산업의 최신이자 가장 진보된 리소그래피 도구를 사용하여 산업용 칩 생산과 호환 가능한 공차 (Tolerances)를 가진 실리콘 양자점 스핀 큐비트를 최초로 제작함으로써 이 문제를 직접적으로 해결했다고 주장합니다. 만약 이것이 입증된다면, 양자 확장성 (Quantum scaling)에 미치는 영향은 엄청날 것입니다. 이는 양자 컴퓨팅을 향한 중요한 단계이지만, 우리는 아직 그곳에 완전히 도달하지는 못했습니다.

이제 양자 컴퓨팅의 주요 병목 현상은 물리학이 아닌 제조입니다

양자 컴퓨팅 (Quantum computing)의 핵심 문제는 더 이상 연구자들이 작동 가능한 양자 시스템을 만들 수 있는지 여부가 아닙니다. 당사의 상세한 양자 컴퓨팅 로드맵 분석에 따르면, IBM, Google, IonQ, Quantinuum, D-Wave, PsiQuantum 등을 포함한 기업들은 초전도 큐비트 (superconducting qubits)부터 이온 트랩 (trapped ions) 및 광학 시스템 (photonic systems)에 이르기까지 이미 광범위한 작동 아키텍처를 입증했습니다. 문제는 이러한 시스템을 재현 가능하고 제어 가능한 수백만 개의 큐비트를 포함하는 신뢰할 수 있는 머신으로 확장하는 것입니다. 이는 상업적으로 유용한 결함 허용 (fault-tolerant) 양자 컴퓨터를 위해 널리 필요하다고 간주되는 수준입니다. 가장 야심 찬 업계 주요 기업들의 로드맵은 이 이정표를 2030년 전후 또는 그 이후로 설정하고 있으며, 이는 물리학이 아닌 제조가 현재의 장애물임을 더욱 입증합니다.

Imec의 기술은 이 문제를 직접적으로 겨냥합니다. 이 회사의 접근 방식은 실리콘 양자점 스핀 큐비트 (silicon quantum dot spin qubits)에 집중되어 있으며, 이는 이론적으로 기존의 CMOS 반도체 제조 인프라를 활용할 수 있기 때문에 종종 "산업용 큐비트 (industry qubits)"라고 불립니다. 실리콘 양자점은 이색적인 독립형 제작 생태계에 의존하는 대신, 반도체 산업이 이미 개발한 수십 년간의 트랜지스터 스케일링 (transistor scaling) 및 웨이퍼 제조 전문 지식에 편승하는 것을 목표로 합니다.

큐비트 자체는 나노 스케일의 실리콘 구조 내부에 개별 전자를 가둠으로써 작동합니다. 전자의 양자 "스핀 (spin)" 상태가 정보를 저장하며, 주변의 금속 제어 게이트 (metallic control gates)가 인접한 양자점 사이의 상호작용을 조절합니다. 이 개념이 기만적일 정도로 단순하게 들릴 수 있지만, 그 제작 과정은 기하급수적으로 더 복잡합니다.

양자점의 성능은 이러한 제어 전극 사이의 간격에 크게 좌우됩니다. 인접한 양자점들이 서로 가까워질수록 결합 강도 (coupling strength)가 기하급수적으로 상승하여 제어 가능성과 상호작용 충실도 (interaction fidelity)가 향상됩니다. 하지만 이러한 이득을 얻으려면 웨이퍼 전체에 걸쳐 단 몇 나노미터에 불과한 간격을 안정적으로 패턴화해야 합니다.

Imec은 업계 최신 정밀 리소그래피 (Lithography) 기술인 High-NA EUV (High Numerical Aperture Extreme Ultraviolet, 고개구수 극자외선) 리소그래피를 사용하여, 플런저 게이트 (Plunger gate)와 배리어 게이트 (Barrier gate) 사이의 간격이 불과 6nm에 불과한 작동 가능한 큐비트 어레이 (Qubit arrays)를 제작했다고 밝혔습니다.

High-NA EUV: 아직 표준은 아니지만, 이미 필수적인 기술

High-NA EUV는 반도체 산업의 차세대 주요 리소그래피 전환점으로, 주로 미래의 2nm 미만 (sub-2nm) 프로세서, 첨단 AI 가속기 (AI accelerators), 그리고 고밀도 메모리 기술을 위해 개발되었습니다. ASML이 제작한 이 시스템은 광학 시스템의 개구수 (Numerical aperture)를 높여 패턴 형성 정밀도를 향상시키며, 이를 통해 현재의 EUV 시스템이 안정적으로 달성할 수 있는 것보다 훨씬 더 작고 정확한 피처 (Features)를 실리콘 웨이퍼 위에 인쇄할 수 있습니다. 새로운 High-NA EUV와 기존 EUV의 핵심적인 차이점은 개구수가 0.33에서 0.55로 증가했다는 점입니다.

이 장비는 무게가 약 150톤에 달하며, 2층 버스의 길이만큼 길고, 표준 EUV 장비보다 두 배 더 크고 열 배 더 무거운 거울을 사용하는 완전히 재설계된 광학 시스템이 필요합니다. 이 거울들은 ZEISS에 의해 원자 단위의 정밀도로 연마됩니다. 이 기술은 수년간에 걸친 기초부터 시작된 엔지니어링 노력의 결과물입니다.

주류 반도체 제조사들 사이에서도 High-NA EUV 기술은 이제 막 상업적 배포 단계에 진입하고 있습니다. Intel은 작년 말 업계 최초의 상업용 High-NA EUV 리소그래피 장비를 설치했으며, imec은 2026년 3월, 즉 두 달 전 자신의 300mm 클린룸 (Cleanroom)에 이 기술을 도입했습니다. 보도에 따르면 장비 한 대당 가격은 수억 달러에 달하며, 인류가 구축한 가장 복잡한 제조 시스템 중 하나를 나타냅니다.

imec가 대부분의 칩 제조사가 표준 생산 공정(production flows)에 통합하기도 전에 이미 High-NA EUV를 양자 하드웨어에 적용했다는 사실은, 양자 컴퓨팅이 완전히 별개의 기술 스택으로 진화하기보다는 반도체 산업의 기존 제조 로드맵(manufacturing roadmap)과 직접적으로 수렴하고 있을 가능성을 시사합니다. 이러한 가능성은 상당한 함의를 가질 수 있습니다. 양자 전용 제조 생태계가 독립적으로 성숙하기를 기다리는 대신, 실리콘 양자 하드웨어는 수십억 달러 규모 산업의 매우 진보된 인프라를 활용할 수 있으며, 이는 잠재적으로 양자 컴퓨팅의 타임라인을 크게 단축할 수 있습니다. 물론 이것이 제조 가능한 양자 컴퓨터가 갑자기 가까워졌음을 의미하는 것은 아닙니다.

imec의 성과가 양자 컴퓨팅 및 반도체 산업에 미치는 함의

imec의 프로토타입이 대규모 결함 허용 양자 컴퓨터(fault-tolerant quantum computer)와는 아직 거리가 멀지만, 이는 여전히 작동하는 실리콘 양자점 스핀 큐비트(silicon quantum dot spin qubit) 소자를 나타냅니다. 이는 갇힌 전자(trapped electrons)의 양자 스핀 상태를 사용하여 정보를 저장하고 조작하도록 설계된 유형의 양자 하드웨어입니다. 이러한 큐비트들은 거대한 조합론적 및 양자 역학적 복잡성으로 인해 세계에서 가장 강력한 슈퍼컴퓨터조차 빠르게 압도해 버리는 계산 문제들을 해결할 유망한 후보로 간주되는 양자 아키텍처 범주에 속합니다.

실리콘 양자점 스핀 큐비트 (Silicon quantum dot spin qubits)는 그 후보들 중에서도 특히 주목할 만한데, 그 이유는 이들의 생산 공정이 CPU, GPU, AI 가속기(AI accelerators)를 생산하는 것과 동일한 생태계인 표준 CMOS 반도체 제조 공정과 호환되기 때문입니다. imec의 돌파구는 큐비트 아키텍처 자체가 아니라 제조 공정에 있다는 점을 명확히 할 필요가 있습니다. 실리콘 양자점 스핀 큐비트는 이미 존재하며, 10년 이상 반도체 및 양자 연구의 활발한 분야였습니다. 이전의 소자들은 실험실 규모에서 기존 리소그래피 (lithography)를 사용하여 입증된 바 있습니다. 그것이 아키텍처의 작동을 증명하기는 했으나, 산업적 규모 확장 (industrial scaling)이 요구하는 수준, 즉 웨이퍼 전체에 걸쳐 나노스케일 공차 내에서 일관되고 재현 가능한 제조에는 훨씬 미치지 못했습니다.

그것이 바로 imec이 현재 목표로 하는 격차입니다. High-NA EUV 리소그래피를 통해 300mm 팹 호환 (fab-compatible) 공정에서 단 6나노미터의 게이트 간격(gate gaps)으로 실리콘 양자점 스핀 큐비트를 패턴화할 수 있음을 입증함으로써, imec은 반도체 산업의 가장 진보된 제조 도구가 이러한 종류의 양자 하드웨어에 적용될 수 있음을 처음으로 보여주었습니다. 이는 해당 아키텍처를 실험실 규모의 시연 단계에서 결국 칩처럼 제조될 수 있는 단계로 이동시키는 것입니다.

충분히 확장되고 안정화된다면, 실리콘 양자점 스핀 큐비트 시스템은 분자 시뮬레이션 (molecular simulation), 첨단 소재 발견, 제약 연구, 암호학, 물류 최적화, 그리고 복잡한 물리 시스템 모델링 분야의 발전을 가속화할 수 있습니다. 이 분야들은 기존 슈퍼컴퓨터가 아무리 강력해지더라도 계산 요구 사항이 매우 어려워 실행이 불가능할 수 있는 영역들입니다.

이러한 시스템들은 소비자에게 직접 제공되기보다는 하이퍼스케일러 (hyperscalers), 정부, 국립 연구소, 제약 회사, 그리고 미세한 돌파구만으로도 엄청난 과학적 또는 전략적 결과를 초래할 수 있는 계산 문제를 다루는 국방 기관들에 의해 배치될 가능성이 높습니다. 이 기술은 온프레미스 (on-premises) 하드웨어보다는 클라우드 기반의 양자 인프라를 통해 접근하게 될 가능성이 매우 높습니다.

Etiido Uko는 빅테크와 PC 산업의 최신 업데이트를 다루는 Tom's Hardware의 뉴스 기고자입니다. 그는 기계 공학자이자 9년 이상의 문서화 및 보고 경험을 가진 시니어 테크니컬 라이터 (senior technical writer)입니다. 그는 공학 및 기술의 모든 분야에 깊은 열정을 가지고 있으며, 가젯, 제조, 로보틱스, 자동차 및 항공우주 분야의 전문가입니다.