IBM, 1nm 미만 공정 진입: 0.7nm급 기술 개발 — IBM의 2nm급 노드 대비 성능 최대 50% 향상 및 에너지 효율 70% 향상

IBM은 목요일, 업계 최초의 1nm 미만 제조 공정인 0.7nm급 (7 옹스트롬) 제조 기술을 사용한 첫 번째 테스트 칩을 생산했다고 발표했습니다. 이 개념적 공정 기술은 이른바 나노스택 (nanostack) 트랜지스터에 의존하며, IBM의 2nm급 노드와 비교했을 때 상당히 극적인 전력, 성능 및 면적 (PPA) 이득을 약속합니다. 나노스택 트랜지스터를 생산하기 위해 IBM은 이전에는 사용된 적이 없는 방식인 초박형 유전체 본딩 (ultra-thin dielectric bonding)과 함께 하나의 웨이퍼 대신 두 개의 웨이퍼를 사용합니다.

나노스택 트랜지스터를 기반으로 하는 IBM의 7A급 (또는 0.7nm급) 제조 공정은 회사가 2021년에 도입한 나노시트 게이트올어라운드 (nanosheet gate-all-around, GAA) 트랜지스터 기반의 IBM 2nm급 노드와 비교하여 최대 50% 더 높은 성능과 70% 더 높은 에너지 효율을 제공한다고 합니다. 아마도 더 중요한 점은, IBM의 나노시트 아키텍처가 40% 더 높은 SRAM 밀도를 제공하며 로직 트랜지스터에 대해서는 훨씬 더 높은 밀도 개선을 제공한다는 것인데, 이는 최근 달성하기 매우 어려운 이득입니다.

이러한 막대한 이득은 수많은 혁신을 통해 가능해졌지만, 핵심 동력은 개념적으로 CFET와 유사하며 GAA 나노시트 트랜지스터에서 파생된 IBM의 나노스택 트랜지스터 아키텍처입니다.

하나 대신 두 개의 웨이퍼

현대 공정 기술에서 모든 로직 트랜지스터는 하나의 활성 소자 계층 (active device tier)에 존재하며, NFET와 PFET는 표준 셀 레이아웃에서 측면으로 나란히 배치됩니다. 나노시트 GAA 트랜지스터는 더 진보된 내부 기하학적 구조를 특징으로 하지만, 여전히 이 단일 트랜지스터 계층에 거주하며, 이는 세대가 거듭될수록 축소하기가 점점 더 어려워집니다.

(이미지 출처: IBM)

IBM의 나노스택 (nanostack) 개념은 상보적인 n형 (n-type) 및 p형 (p-type) 트랜지스터를 단일 트랜지스터 계층에 나란히 배치하는 대신, 수직으로 결합된 계층으로 분리하는 것으로 보입니다. 그 대가로 CMOS 쌍의 수평적 점유 면적 (lateral footprint)을 크게 줄일 수 있는데, 이는 이 아키텍처가 하나의 NFET+PFET 구조를 2D 레이아웃에서 3D 적층 레이아웃으로 효과적으로 전환하기 때문입니다. 이것이 바로 IBM이 전통적인 평면 축소 (planar shrink) 방식에 의존하지 않고도 기존 2nm 연구 노드 대비 약 두 배의 트랜지스터 밀도를 주장할 수 있는 이유입니다.

개념적으로 IBM의 나노스택 트랜지스터는 CFET (Complementary FET)와 유사하지만, IBM이 나노스택을 구축하는 방식은 여러 칩 제조사와 조직에서 제안하는 모놀리식 (monolithic) CFET와는 근본적으로 다릅니다. n형 및 p형 트랜지스터는 CMOS 로직에서 상보적인 파트너로 사용되는 근본적으로 동일한 종류의 트랜지스터이지만, 캐리어 유형 (n형은 전자, p형은 정공), 스위칭 극성, 그리고 전기적 동작 특성이 다르기 때문에 첨단 공정 기술은 이들을 각각 별도로 최적화하는 경향이 있습니다. 그러나 이러한 n형 및 p형 트랜지스터는 본질적으로 동일한 재료를 사용하여 동일한 웨이퍼 상에서 제작되므로, 현재로서는 최적화 수준에 한계가 있습니다.

(이미지 출처: IBM)

IBM은 동일한 재료를 사용하여 동일한 웨이퍼에 n형 및 p형 트랜지스터를 구축하는 대신, 이들을 서로 다른 웨이퍼에 별도로 제작한 후 CMOS 통합 과정에서 초박형 유전체 본딩 (ultra-thin dielectric bonding)을 사용하여 함께 통합합니다. 이를 통해 회사는 n형 및 p형 채널을 독립적으로 최적화할 수 있는데, 각 계층이 이제 서로 다른 공정 조건, 서로 다른 채널 재료, 서로 다른 변형 공학 (strain engineering), 또는 심지어 서로 다른 기하학적 구조 (geometry)를 사용할 수 있기 때문입니다 (비록 IBM의 이미지는 서로 다른 트랜지스터의 기하학적 구조가 동일함을 나타내고 있지만).

모든 새로운 공정 노드에서 볼 수 있듯이, 나노미터 단위의 측정값이 소자의 물리적 치수와 반드시 일치하는 것은 아니지만, 이는 여전히 엄청난 성취입니다.

수많은 주의 사항

활성 트랜지스터 계층 (active transistor tiers)을 위해 하나의 웨이퍼 대신 두 개의 웨이퍼를 사용하면, IBM은 NFET와 PFET를 수직으로 쌓고 각각 독립적으로 최적화할 수 있지만, 이러한 방식은 현재의 단일 계층 로직 노드 (single-tier logic nodes)에는 존재하지 않는 여러 가지 주의 사항을 수반합니다.

(이미지 출처: IBM)

가장 큰 문제는 정렬 (alignment)과 본딩 수율 (bonding yield)입니다. 두 개의 첨단 로직 웨이퍼는 극도로 정밀하게 정렬되어야 하며, 본딩 계면 (bond interface)에서의 어떠한 결함도 스택 (stack) 전체를 망가뜨릴 수 있기 때문입니다. 둘째로, 두 개의 활성 소자 계층이 생기면서 라우팅 (routing)과 전력 공급 (power delivery)이 더 복잡해질 수 있습니다. 셋째로, 하나의 활성 계층이 히트싱크 (heat sink)로부터 더 멀리 떨어지게 되면서 냉각이 더 어려워집니다. 마지막으로 비용 문제입니다. IBM은 두 개의 첨단 FEOL 웨이퍼 비용을 지불해야 하고, 추가적인 본딩 및 박막화 (thinning) 단계를 거쳐야 하며, 더 높은 공정 복잡성과 아마도 더 낮은 수율을 관리해야 합니다. 결과적으로, 이 전체 개념은 밀도, SRAM, 그리고 와트당 성능 (performance-per-watt)의 이득이 제조상의 어려움과 비용 페널티를 상쇄할 만큼 충분히 클 때에만 의미가 있습니다. IBM은 비용과 제조 가능성에 대해 언급하지 않았으며, 그들이 완료한 테스트 칩은 손톱 크기이므로 오늘날의 기준으로는 제작하기 어렵지 않습니다. 한편, 이 접근 방식은 클라이언트 애플리케이션용 메인스트림 프로세서가 아닌, (레티클 크기에 근접한) 고성능 데이터 센터 AI 솔루션에만 유효할 가능성이 매우 높습니다. 다른 용도의 경우에는 단일 구조의 CFET (monolithic CFETs)가 그 역할을 수행할 수 있습니다.

긍정적인 측면을 보자면, IBM의 7A급 제조 공정은 High-NA EUV 리소그래피 (High-NA EUV lithography)에 의존하지 않습니다. IBM이 기술을 개발하는 뉴욕주 올버니 (Albany, New York)의 반도체 연구 시설에는 현재 그러한 장비가 없기 때문입니다. 검증된 Low-NA EUV 시스템을 사용함으로써 현재 높은 수율 (yield)을 확보하기가 더 용이합니다. 한편, IBM의 이중 웨이퍼 (dual wafer) 접근 방식이 Low-NA EUV 장비에 비해 노광 영역 (exposure field)이 절반에 불과하여 필드 스티칭 (field stitching)이 필요한 High-NA EUV 스캐너와 어떻게 작동할지는 지켜봐야 합니다. 필드 스티칭은 수율에 큰 도움이 되지 않습니다. IBM은 차세대 노드에서 High-NA EUV 리소그래피를 사용할 것임을 암시하고 있으므로, 이 회사는 아마도 이러한 새로운 도구들을 트랜지스터 설계 방식과 결합할 아이디어를 가지고 있을 것입니다.

향후 5년 내 양산 단계 진입

IBM의 제조 기술을 다룰 때는, 이것들이 라이선스를 받아 대량 생산 팹 (high-volume fab)에 빠르게 배치할 수 있는 제조 공정이 아니라, 본질적으로 실제 생산 노드를 설계하는 데 사용할 수 있는 일련의 비경쟁적 IP (pre-competitive IPs), 특허, 그리고 일부 R&D 노하우라는 점을 명심해야 합니다. 예를 들어, Rapidus는 IBM의 2nm급 공정 라이선스를 확보했지만, 경쟁력 있는 대량 생산 노드를 구축할 수 있는지는 아직 증명하지 못했습니다.

(이미지 출처: IBM)

IBM은 나노스택 (nanostack)이 1nm 미만 세대에서 유효할 수 있으며, 잠재적으로 향후 5년 이내에 대량 생산에 진입할 수 있다고 믿고 있습니다.