HippocamFLEX: 문맥 인식 시퀀스 예측을 위한 해마 영감 아키텍처의 FPGA 프로토타이핑

기억을 정적인 패턴 저장소로 취급하는 기존 아키텍처와 달리, 해마는 경험을 순서가 있는 시퀀스로 조직하고, 이전 상태(prior), 현재 상태(current), 예상되는 상태(anticipated)를 포괄하는 시간적으로 압축된 재현(replay)을 통해 이를 검색합니다. 이러한 문맥에 적합한 시퀀스 예측 능력은 기존 딥러닝 가속기나 존재하는 뉴로모픽 패브릭에서는 여전히 부재한 기능입니다. 우리는 해마의 계산 원리를 완전히 합성 가능한 디지털 구현체인 HippocamFLEX를 제시하며, 이는 AMD Zynq UltraScale+, XCZU9EG에서 SystemVerilog RTL을 사용하여 구현되었습니다. 이 설계는 해마의 삼시냅스 경로(trisynaptic pathway)를 세 개의 파이프라인 단계에 매핑합니다: 초벡터 근접 일치(hypervector proximity matching)를 위한 치아회/내후각 피질(Dentate Gyrus / Entorhinal Cortex, DG/EC) 단계, 다상 시간 태깅을 갖춘 문맥 게이팅 순환 시퀀스 예측을 위한 CA3 단계, 그리고 과거, 현재 및 예측된 미래 이벤트를 세타 시퀀스(theta-sequence)에서 영감을 받은 출력으로 통합하는 CA1 단계입니다. 많은 뇌 모방 하드웨어는 에너지 효율성을 위해 아날로그 혼성 신호 설계에 의존하지만, 본 연구는 의도적인 아키텍처적 선택으로서 FPGA 프로토타이핑을 목표로 합니다. FPGA는 테이프아웃 비용 없이 빠른 설계 공간 탐색(design-space exploration)과 검증을 단순화하는 비트 정확도의 결정론성(bit-exact determinism)을 제공합니다. 이 설계는 16개 문맥에 걸쳐 64개의 이벤트를 지원하며, 문맥 격리(context-isolation), 시간적 순서 지정(temporal-ordering), 그리고 중간 시퀀스 슬라이딩 윈도우 테스트 케이스를 통해 실제 실리콘에서 검증되었으며, 더 큰 이벤트 및 문맥 세트로 본질적으로 확장 가능합니다.