
Google, 2028년까지 300만 개 이상의 TPU 패키징을 위해 Intel에 주문한 것으로 알려짐 — SK hynix, HBM 통합을
요약
Google이 2028년까지 300만 개 이상의 TPU 제작을 위해 Intel의 첨단 패키징 기술을 채택하기로 결정했습니다. 이는 TSMC의 CoWoS 공급 부족 문제를 해결하기 위한 전략으로, Intel의 EMIB 기술과 SK hynix의 HBM 통합 가능성이 핵심입니다.
핵심 포인트
- Google, 2028년까지 300만 개 이상의 TPU 생산을 위해 Intel에 주문
- TSMC의 CoWoS 패키징 용량 부족에 따른 대안으로 Intel의 EMIB 검토
- SK hynix는 Intel 패키징과 HBM의 안정적 작동을 위한 테스트 진행 중
- EMIB는 CoWoS 대비 높은 패키지 활용도와 비용 효율성을 제공할 가능성

The Information이 해당 사안에 정통한 4명의 관계자를 인용하여 보도한 바에 따르면, Google은 Intel의 첨단 패키징 (Advanced Packaging) 기술을 수개월 동안 테스트한 끝에 2028년까지 300만 개 이상의 TPU를 제작하도록 Intel에 주문을 넣었습니다. 이들은 Nvidia가 2028년 출시 예정인 Feynman 아키텍처와 연계된, 4개의 GPU 다이 (Die)를 하나의 유닛으로 융합하는 미래 프로세서 제작을 위해 Intel을 평가하고 있으며, SK hynix는 자사의 고대역폭 메모리 (HBM)가 Intel의 패키징과 안정적으로 작동하는지 테스트하고 있다고 주장합니다.
이것이 Intel에게 처음 있는 일은 아닙니다. 지난 4월 Google과 Amazon이 맞춤형 AI 프로세서를 위해 활발히 논의 중이라는 보도가 있었으나, 이번 소식통들의 발언은 해당 "논의"를 구체적인 수량과 생산 일정으로 옮겨 놓았으며, 최종적으로 이것이 Nvidia 가속기에 도달할지 여부를 결정하게 될 SK hynix의 자격 검증 (Qualification) 단계까지 더해졌습니다.
CoWoS 병목 현상
TSMC의 최첨단 웨이퍼 라인과 CoWoS 패키징은 모두 가동 용량이 꽉 찬 상태입니다. 6월 4일 신주에서 열린 연례 주주총회에서 C.C. Wei CEO는 "고객 수요를 충족하기까지 오랜 시간이 걸릴 것"이라고 말하며, 미국 내 생산 능력을 확충하고 있음에도 불구하고 수년간 미국 고객의 수요를 충족할 수 없다고 주주들에게 밝혔습니다. 그는 이미 지난 11월 반도체 산업 협회 (Semiconductor Industry Association)에서도 TSMC의 첨단 노드 용량이 수요보다 "약 3배 정도 부족하다"고 언급한 바 있습니다.
CoWoS를 위한 대기열은 소수의 구매자들에게 집중되어 있습니다. Nvidia는 자연스럽게 전 세계 CoWoS 수요의 과반수(올해 기준 약 60%)를 차지할 것으로 예상되며, Broadcom과 AMD가 나머지 26%를 나누어 가짐에 따라, 맞춤형 ASIC 설계업체와 소규모 AI 칩 제조사들은 업계 최대 규모의 GPU 주문 잔고 뒤에서 기다려야 하는 상황입니다. 하지만 업계는 기다릴 수 없으며, 이러한 소규모 업체들과 수백만 개 단위의 로드맵을 가진 하이퍼스케일러 (Hyperscalers) 모두 TSMC가 수년간 부족할 것이라고 말하는 용량을 기다리기보다는 두 번째 패키징 솔루션을 검증해야 할 필요가 있습니다.
EMIB와 CoWoS를 비교하자면, 두 기술은 동일한 문제를 정반대의 방식으로 해결합니다. CoWoS는 모든 신호와 전력이 통과해야 하는 대형 실리콘 인터포저 (silicon interposer) 위에 모든 다이 (die)를 배치하며, 인터포저는 패키지 크기에 따라 함께 커지기 때문에 레티클급 (reticle-class) 설계의 경우 가장자리에서 실리콘이 낭비됩니다. 반면, EMIB는 인터포저를 전혀 사용하지 않고, 두 다이가 연결되어야 하는 지점에만 유기 기판 (organic substrate) 내부에 작은 실리콘 브리지 (silicon bridge)를 매립합니다. Intel은 인터포저급 패키징의 활용도가 약 60%인 것에 비해 EMIB는 90%에 가까운 패키지 활용도를 보인다고 언급했는데, 이는 작은 브리지는 효율적으로 타일링 (tiling)이 가능한 반면 대형 인터포저는 그렇지 않기 때문입니다.
Bernstein 애널리스트들은 Rubin급 프로세서 기준으로 CoWoS가 900달러에서 1,000달러인 것에 비해 EMIB 패키징은 칩당 수백 달러 수준일 것으로 추정하고 있습니다. 다만, 해당 분석 기관은 이 추정치에 대해 "외부 생산 실적의 부족"이라는 점을 지적했습니다. 언제나 그렇듯 트레이드오프 (trade-off)는 존재합니다. 표준 EMIB는 저항이 큰 긴 경로를 통해 기판을 거쳐 브리지 주변으로 전력을 전달합니다. 이는 Sapphire Rapids나 Ponte Vecchio에서는 수용 가능했을지 모르나, 더 많은 전류를 소모하는 HBM4급 가속기(accelerator)에는 적합하지 않을 수 있습니다.
EMIB-T는 브리지 다이에 관통 실리콘 비아 (through-silicon vias, TSV)를 추가하여 수직 전력 공급을 가능하게 함으로써 그 격차를 해소하며, 올해 생산 팹 (fab) 배포를 시작할 예정입니다. Intel은 EMIB-T가 HBM3, HBM3E, HBM4 및 향후 HBM5 스택을 지원하며, 38개 이상의 브리지와 12개 이상의 레티클 크기 다이를 탑재할 수 있는 120mm x 180mm 패키지까지 확장 가능하다고 밝혔습니다. 취소된 Falcon Shores 가속기의 후속작인 Jaguar Shores가 이를 사용하는 첫 번째 제품이 될 가능성이 높습니다.
SK에 의해 결정되는가?
SK hynix와의 협력은 Intel에 엄청난 혜택이 될 수 있습니다. 한국의 메모리 거물인 SK hynix가 Intel의 패키징을 인증(qualification)하느냐 여부가 Intel의 기술이 플래그십 AI 실리콘에 도달할 수 있을지를 결정할 수 있기 때문입니다. Counterpoint Research에 따르면 SK는 2025년 4분기에 HBM 매출의 57%를 점유했으며, UBS는 올해 Nvidia의 Rubin 플랫폼에 공급되는 HBM4의 약 70%를 SK가 차지할 것으로 예상하고 있습니다.
HBM 스택(HBM stacks) 그 자체도 패키징 문제입니다. TSV(관통 실리콘 비아)를 통해 수직으로 결합된 여러 개의 메모리 다이(die)를 전력 및 열 동작에 대한 엄격한 허용 오차 범위 내에서 호스트 프로세서 옆에 장착해야 하기 때문입니다. 이러한 스택을 CoWoS 인터포저(interposer)가 아닌 EMIB 상에서 검증하는 것은 Intel이 Nvidia와 Google이 요구하는 표준에 맞춰 메모리를 패키징할 수 있는지 여부를 판가름하는 시험대입니다.
SK의 공식적인 승인이나 EMIB 기반 HBM4 생산 결과가 나온다면, Intel의 패키징은 "테스트 중(tested)" 단계에서 "신뢰할 수 있는(trusted)") 단계로 전환될 것입니다. 하지만 그런 일이 일어나기 전까지(혹은 일어나지 않는다면), 가속기 유형 간의 격차는 유지될 것입니다. Google과 Meta를 포함하여 더 낮은 메모리 대역폭을 사용하는 ASIC 설계자들은 EMIB를 더 빨리 채택할 수 있는 반면, 대역폭에 제한을 받는 GPU들은 더 오랫동안 CoWoS를 사용할 것입니다.
Intel은 여전히 EMIB를 증명해야 함
현재 EMIB 또는 Foveros를 대량 생산 중인 외부 AI 고객 중 이름이 명시된 곳은 없습니다. Intel은 17개의 타일(tile) 패키지에 12개의 브릿지를 사용하는 18A Clearwater Forest 부품을 포함하여 자체 서버 CPU에 EMIB를 사용하고 있습니다. 하지만 Google의 주문을 포함하여 지금까지 구체적으로 언급된 모든 외부 협력 사례는 2027년 또는 2028년 제품을 가리키거나 여전히 평가 단계에 머물러 있습니다.
Intel Foundry는 2025년 178억 달러의 매출 중 103억 달러의 손실을 기록했으며, 2026년 1분기에는 54억 달러의 매출을 기록했으나 24억 달러의 영업 손실을 냈습니다. 이때 외부 고객이 차지하는 비중은 전체의 단 1억 7,400만 달러에 불과했습니다. CFO David Zinsner는 지난 3월 Morgan Stanley TMT 컨퍼런스에서, 이전에 수억 달러 규모로 측정했던 파이프라인과 달리, 첨단 패키징(advanced packaging) 분야에서만 "연간 수십억 달러 규모의 매출"에 달하는 계약 체결이 임박했다고 밝혔습니다.
또 다른 미지수는 공정 수율(process yields)입니다. Intel은 외부 로직 고객을 유치하기 전 내부 시험장으로서 Panther Lake와 Clearwater Forest를 위해 게이트올어라운드(GAA) 트랜지스터와 후면 전력 공급(backside power) 기술이 적용된 첫 노드인 18A를 사용하고 있습니다. 그러나 Intel의 가장 최근 가이던스에 따르면, 외부 파트너와의 협력 강화에 힘입어 수율이 매달 7~8%씩 개선되고 있습니다.
Luke James는 프리랜서 작가이자 저널리스트입니다. 법률 분야의 배경을 가지고 있지만, 기술의 모든 것, 특히 하드웨어와 마이크로일렉트로닉스 (microelectronics), 그리고 규제와 관련된 모든 분야에 개인적인 관심을 가지고 있습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 Tom's Hardware의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기