GlobalFoundries VP가 EUV 도구 없이도 7nm급 성능을 구현하는 FDX Fusion 기술 상세 설명 — 회사는 평면 - Insights

GlobalFoundries가 7nm FinFET 기술 개발을 중단한 지 8년 만에, 이 회사는 다른 경로를 통해 다시 7nm급 성능으로 돌아갈 준비를 하고 있습니다. FD-SOI(fully depleted silicon-on-insulator) 기술을 기반으로 구축된 FDX Fusion 공정은 EUV 리소그래피가 필요 없이 첨단 평면 트랜지스터(planar transistors)를 사용하여 7nm급 성능을 약속합니다.

GlobalFoundries의 FD-SOI 사업부 부사장인 Sudipto Bose는 _Tom's Hardware Premium_과의 인터뷰에서 FDX Fusion 기술에 대한 새로운 세부 사항들을 공유했습니다. 여기에는 8nm급 로직 밀도, 첨단 평면 트랜지스터, 제조 비용 및 2028년 상업 생산 시작 계획 등이 포함되어 있습니다. 또한 이 회사는 기존 FinFET 기술과 어떻게 경쟁할 것인지, 그리고 왜 FD-SOI가 22nm급 세대를 넘어 미래를 가지고 있다고 믿는지 설명했습니다. 본 인터뷰 녹취록의 일부 내용은 흐름과 명확성을 위해 편집되었습니다.

Sudipto Bose: 저는 GlobalFoundries (GF)에서 6년이 조금 넘는 기간 동안 근무했으며, 업계에서는 25년 이상 경력을 가지고 있습니다. 제 커리어의 나머지 부분은 Texas Instruments (TI)에서 보냈기 때문에, 실제로 제가 수행한 일은 TI와 GF라는 두 가지 직무라고 할 수 있습니다. 공학과 비즈니스가 반반씩 섞여있습니다. 저는 많은 비즈니스 기간을 자동차 부문(automotive segment)에 할애했습니다. 이것이 제가 GF에 합류했을 때 하던 일이었고, 지금은 FDX 제품 라인 역할을 맡고 있습니다.

GlobalFoundries

(이미지 출처: GlobalFoundries)

Sudipto Bose: GF에서의 FDX 역사에 대해 조금 말씀드리겠습니다. GF는 오랫동안 FD-SOI에 투자해 왔습니다. 제가 합류하기 전부터 이러한 노력이 시작되었습니다. 그래서 거의 8년이라고 말할 수 있습니다. 그리고 저희를 FDX Fusion으로 이끌었던 많은 투자 논리는 오늘날 우리가 시장에서 확보한 견인력(traction)을 기반으로 합니다. 그렇죠? 현재 상향 조정하고 있는 고객들이 상당히 많습니다. '상당히 많이'라고 말씀드리는데, 이는 90년대에 비해 높은 두 자릿수 수준의 고객사들이 지금 상향 조정 중이라는 의미입니다.

FDX Fusion의 응용 분야

앤톤 실로프: FDX Fusion은 어떤 특정 유형의 칩과 장치에 설계되었나요? 어떤 응용 분야가 이 기술의 역량으로부터 가장 큰 이점을 얻을 수 있을까요?

수디pto 보즈: FDX Fusion은 우리가 현재 활동하고 있는 응용 분야를 향상시키는 데 중점을 둘 것입니다. 제가 무슨 의미인지 설명드리자면요? 저희의 기존 고객들을 살펴보시면, 그들은 연결성(connectivity)과 관련된 모든 것을 설계하는 칩을 만들고 있습니다. 제가 연결성이라고 말할 때, Wi-Fi, Bluetooth, 셀룰러, 위성 통신(satcom) 등 이 모든 것을 생각해 보세요. 이것이 첫 번째 유형의 고객들입니다.

엣지(edge)에서 프로세서를 설계하는 또 다른 유형의 고객들이 있습니다. 즉, 내부에 어느 정도 추론(inference) 수준을 갖춘 MCU(microcontroller units)입니다. Alif Semiconductors와 같은 고객들을 생각해 보세요. 이것이 두 번째 유형, 즉 엣지의 MCU들입니다.

그리고 자동차 분야에서는 레이더(radar)에 대한 비중이 높습니다. 이는 FDX가 제공하는 81기가헤르츠 성능 덕분입니다. 따라서 그들이 포트폴리오를 강화하려고 할 때 저희도 참여할 것입니다. 저희는 자동차용 MCU도 가지고 있지만, 저희가 발표한 많은 보도 자료에서 레이더 분야를 볼 수 있습니다.

마지막으로 데이터 센터 부문에서도 노출도가 있습니다. 이것 역시 저희가 가진 높은 성능의 RF(Radio Frequency)인 fT/fmax와 관련이 깊으며, 이는 TIA(Transimpedance Amplifier) 및 클록 복구 회로를 설계하는 데 좋은 후보입니다.

GlobalFoundries

(이미지 출처: GlobalFoundries)

앤톤 실로프: 데이터 센터 내부의 응용 분야라니, 정확히 무엇을 말씀하시는 건가요? CPU인가요?

Sudipto Bose: CPU가 아닙니다. 연결성(connectivity) 영역에 있습니다. 따라서 GF의 초점 분야를 생각해 보면, 데이터 센터에서 두 가지, 전력과 연결성에 매우 집중하고 있습니다. 연결성 영역에서는 실리콘 포토닉스(silicon photonics), 즉 전자를 광자로 변환하는 기술을 가지고 있습니다. 하지만 이것들을 수신할 때는 다시 한번 GF의 실리콘 포토닉스 기술인 옵티컬 다이오드(optical diode)가 필요합니다. 그 다음으로는 그 약한 전기 신호를 증폭하고 컴퓨트 칩으로 구동할 회로가 필요합니다. 이 약한 전기 신호를 증폭하는 회로는 현재 GF 실리콘-게르마늄(silicon-germanium)으로 구현되고 있지만, FDX Fusion이 도입되면 두 가지 옵션 모두를 제공할 것입니다. 따라서 질문에 매우 구체적으로 답하자면, 이것들은 CPU로 공급되는 데이터/신호 경로입니다.

7nm급 FD-SOI 노드

GlobalFoundries의 FDX Fusion은 EUV 리소그래피(lithography)나 FinFET 트랜지스터 없이도 8nm급 로직 밀도와 7nm급 전력 및 성능을 약속하는 새로운 제조 기술입니다. 이는 7nm급 노드에 비해 트랜지스터 밀도가 현저히 낮다는 단점이 있지만, 설계 비용과 제조 비용을 크게 절감합니다.

대신 이 공정은 첨단 평면 완전 탈진 실리콘 온 절연체(fully depleted silicon-on-insulator, FD-SOI) 트랜지스터, 변형 실리콘 기판(strained silicon substrates), 그리고 공격적인 광학 패턴화 기술에 의존하여 기존 8nm급 FinFET 노드와 비교할 만한 트랜지스터 크기를 달성합니다.

FDX Fusion은 또한 적응형 바디 바이아싱(adaptive body biasing) 지원을 유지하며 고밀도 디지털 로직과 RF, 아날로그 및 임베디드 메모리 기능을 결합합니다. 이 기술은 Deep Ultraviolet (DUV) 리소그래피를 사용하여 제조되지만, 더 좁은 게이트 및 금속 피치(pitches) 때문에 가장 중요한 레이어에는 광범위한 멀티패터닝(multipatterning)이 필요할 가능성이 높습니다.

Anton Shilov: FDX Fusion은 이전 세대 및 현재 사용되는 다른 노드와 비교하여 어떤 핵심 혁신을 가지고 있습니까?

Sudipto Bose: 현재 세대 FDX에서 개선하는 핵심 사항 중 첫 번째는 fT/fmax입니다. 이는 500 GHz, 즉 0.5 THz의 fT/fmax를 의미합니다. 이 성능은 제가 언급한 첫 번째 영역인 연결성(connectivity)에 도움이 됩니다. 차량용 레이더에도 도움을 주며, 데이터 속도 개선을 시도하는 데이터 센터 부문에도 확실히 기여합니다. 따라서 이는 실리콘 게르마늄과 직접적으로 경쟁한다고 보기는 어렵습니다. 매우 높은 수준의 실리콘 게르마늄으로 생각하시고, FDX는 100~200 Gb/λ 영역에서 작동합니다. 이것이 첫 번째입니다. 두 번째는 엣지에서의 추론(inference at the edge)입니다. 이를 물리적 AI(physical AI)라고 부를 수 있으며, 저희는 물리적 AI를 감지(sense), 사고(think), 행동(act), 연결(connect)의 과정으로 바라봅니다. 하지만 우리가 구현하는 기능 세트는 디지털 게이트 밀도 개선에서 시작됩니다. 이는 현재 세대 FDX(22FDX 및 22FDX+)보다 2.2배 더 높은 밀도를 자랑합니다.

GlobalFoundries

(이미지 출처: GlobalFoundries)

Sudipto Bose: 저희는 다양한 종류의 eNVM과 SRAM을 탑재하고 있습니다. 왜냐하면 엣지 AI, 그리고 사실 모든 AI에서 진정한 핵심은 비용을 증가시키지 않으면서 얼마나 많은 메모리를 집적할 수 있느냐이기 때문입니다. 따라서 저희는 이들 중 매우 다양한 종류를 추가하고 있습니다. FDX Fusion을 설계한 방식은 고객 기반에게 운영 비용(operating expenses)을 늘리지 않으면서 어느 정도의 성능을 제공할 것인지 목표를 설정하는 것이었습니다.

만약 기존의 7nm, 6nm 공정을 살펴보면 EUV 장비가 필요합니다. 마스크 세트도 비싸고, 전체 공정 장비(tool chain) 역시 비용이 많이 듭니다. 저희가 구축한 FDX Fusion 플랫폼은 EUV 장비를 사용하지 않습니다. 또한 평면 기술(planar technology)을 기반으로 합니다. 따라서 여기에는 두 가지 이점이 있습니다. 첫째는 6nm 대비 훨씬 경쟁력 있는 마스크 세트 가격을 지원할 수 있다는 것입니다. 둘째는 FDX Fusion이 EUV 장비가 필요하지 않기 때문에, 고객들에게 사이클 시간 측면과 제조할 수 있는 위치의 유연성을 훨씬 더 많이 제공할 수 있다는 점입니다.

요약하자면, 저희는 RF 및 아날로그 성능, 디지털 게이트 밀도, 그리고 제공하는 메모리 클래스 전반을 개선하려고 노력하고 있습니다. 어떤 애플리케이션을 목표로 하고 있나요? 연결성(connectivity), 엣지 AI(edge AI), 고주파 mmWave, 자동차 레이더, 그리고 단연코 데이터 센터 내부의 애플리케이션들입니다.

<table><tbody><tr><td class="firstcol empty"></td><td>FDX Fusion vs FDX22</td><td>FDX Fusion vs 12LP+</td><td>FDX Fusion vs N7</td><td>FDX Fusion vs 8LPP</td><td>Notes</td></tr><tr><td class="firstcol ">Power</td><td>-40%</td><td>-20%</td><td>-5%</td><td>?</td><td>At iso performance, ABB on for FDX</td></tr><tr><td class="firstcol ">Performance</td><td>30%</td><td>16%</td><td>4%</td><td>?</td><td>At iso power, ABB on for FDX</td></tr><tr><td class="firstcol ">Logic Density</td><td>?</td><td>?</td><td>?</td><td>?</td><td>-</td></tr><tr><td class="firstcol ">Transistor Desnsity (MTr/mm^2)</td><td>2X vs 1X</td><td>56 vs 30 - 40</td><td>56 vs 91.2</td><td>56 vs 61.2</td><td>-</td></tr><tr><td class="firstcol ">Transistor Type</td><td>Planar vs Planar</td><td>Planar vs FinFET</td><td>Planar vs FinFET</td><td>Planar vs FinFET</td><td>-</td></tr><tr><td class="firstcol ">HVM</td><td>2028 vs 2018</td><td>2028 vs 2017</td><td>2028 vs 2017</td><td>2028 vs 2018</td><td>-</td></tr></tbody></table>

안톤 실로프(Anton Shilov): 방금 트랜지스터 밀도에 대해 언급하셨습니다. 보도 자료에는 이 프로세스가 원래 22FDX 공정보다 두 배 이상의 트랜지스터 밀도를 가진다고 나와 있지만, 실제로는 트랜지스터 밀도 수치를 발표한 적이 없습니다. 어떤 수치라도 공유해 주시겠습니까?

Sudipto Bose: 제가 수치를 하나 공유해 드리겠습니다. 하지만 저희 고객들이 저희 기술 포트폴리오를 어떻게 바라보는지에 대한 배경 지식도 함께 알려드리겠습니다. 현재 세대, 즉 오늘날 우리가 제조하고 있는 세대를 보신다면, 제가 90개 이상의 고객사가 양산(ramping)을 진행한다고 말씀드렸습니다. 설계가 아니라 양산입니다. 이것은 기본적으로 FD-SOI의 유연성에서 비롯됩니다. 박스 구조와 고갈 채널(depleted channel), 그리고 바디 바이어스(body bias)를 사용할 수 있습니다. 따라서 저희 고객사들은 22FDX로 16nm급 전력 및 성능을 달성할 수 있습니다. 제가 말하는 16nm급 전력 및 성능이란 무엇일까요?

이는 게이트 밀도가 16nm에 근접하지는 않더라도, CPU 클럭과 같은 시스템 레벨 요구 사항을 보거나 TOPS당 와트(TOPS per watt)로 생각했을 때, 저희가 16nm와 일치하며, 경우에 따라서는 12nm급과도 일치한다는 것을 의미합니다.

[...] 만약 제가 타임머신을 타고 7년 전으로 돌아간다면, 22FDX라고 부르는 대신 16FDX라고 불렀을 수도 있고, 아니면 16nm급 FDX라고 불렀을 수도 있었겠죠. 따라서 이 비유를 적용하자면, FDX Fusion의 게이트 밀도는 오늘날 업계 표준인 8nm와 정확히 동일할 것입니다.

그것은 제곱밀리미터당 1400만 개의 게이트입니다. 이것이 밀도입니다.

참고__: 그가 두 입력 NAND 게트를 기준으로 삼는다고 가정하면, 각 게이트는 네 개의 트랜지스터를 포함하며, 이는 mm²당 56 MTr에 해당합니다. 이 수치는 삼성의 8nm급 노드가 사용하는 것과 비교할 만한 수준입니다.

Sudipto Bose: 자, 왜 우리가 이것을 7nm급이라고 부를까요? 사실은 6nm급이라고 부르는 것도 생각했지만, 너무 앞서나가기보다는 실리콘이 나올 때까지 기다려 보자고 했습니다. 디지털 게이트 밀도는 솔루션의 한 측면일 뿐입니다. 이는 물리적 크기, 즉 다이 크기를 정의하며, 이것만으로도 충분히 훌륭합니다. 하지만 전력과 성능이 필요합니다. FD-SOI가 가진 적응형 바디 바이어스(Adaptive Body Bias, ABB) 기능과 FDX Fusion을 통해 도입한 표준 셀 금속화 혁신 덕분에 장치가 완성된 후 다시 와트당 TOPS를 살펴보면, 7nm가 달성할 수 있는 수준에 필적하거나 그 이상일 것입니다. 이것이 저희 제품 목표입니다. 따라서 고객에게 제공하는 가치는 다음과 같습니다. '저는 EUV 공정 장비 라인을 사용할 필요가 없습니다. 수백만 달러가 드는 마스크 세트를 사용할 필요도 없습니다.'

저희는 몇 백만 달러 정도 비용이 들고, 우수한 사이클 타임을 가지면서도 동시에 7nm에 필적하거나 더 나은 와트당 TOPS를 얻을 수 있습니다. 다이 크기는 더 클 수는 있지만, 다시 말해 오늘날의 8nm보다 커서는 안 됩니다. 이것이 업계에 전달하는 메시지입니다. 그래서 저희는 '자, 이건 7nm 밀도야'라고 말하기보다는, '7nm급'이라고 말하는 것입니다. 저희 고객들이 전해주신 바를 반영하려는 것이죠. 즉, 엣지 환경, 물리적 AI 환경에서는 다이 크기가 한 측면이지만, 만약 그 다이가 애플리케이션의 전력 요구 사항을 충족하지 못한다면 전체 시스템은 작동하지 않습니다. 이것이 저희가 강조하는 부분입니다.

Anton Shilov: 아마도 그래서 이 기술을 멋진 숫자를 사용하기보다는 FDX Fusion이라고 이름 붙인 것이 아닐까 싶습니다.

Sudipto Bose: 네, 왜냐하면 우리가 특정 숫자를 공개하는 순간 사람들은 우리를 틀에 가두기 때문입니다. 저희는 고객들에게 '들어보세요. 저희가 가진 fT/fmax를 사용하여 트랜스임피던스 증폭기(transimpedance amplifier)를 설계하고 싶으신가요? 그것은 아날로그 회로입니다. 디지털 게이트 밀도는 아무도 신경 쓰지 않습니다. 그냥 만드세요.'와 같은 선택권을 주고 싶습니다.

GlobalFoundries VP가 EUV 도구 없이도 7nm급 성능을 구현하는 FDX Fusion 기술 상세 설명 — 회사는 평면

요약

핵심 포인트

FDX Fusion의 응용 분야

7nm급 FD-SOI 노드

댓글