FSNIC: FPGA SmartNIC용 저지연 흐름 기반 침입 탐지 아키텍처

요약

본 연구는 FPGA 기반 SmartNIC에 머신러닝 기반 침입 탐지 시스템(IDS) 아키텍처를 제안합니다. 이 시스템은 P4와 RTL로 구현된 LogicNets IDS 모델을 통합하여, 낮은 지연 시간과 높은 자원 효율성을 유지하면서 실시간 고속 트래픽 검사를 가능하게 합니다. 특히 상태 저장 흐름 기반 접근 방식을 통해 패킷 수준에서 놓치기 쉬운 행위 패턴까지 포착하며, 기존 대비 탐지 정확도를 크게 향상시켰습니다.

핵심 포인트

• FPGA SmartNIC에 ML 기반 IDS를 구현하여 실시간 보안을 강화함.
• P4와 RTL로 낮은 지연 시간의 상태 저장 흐름 분석을 가능하게 함.
• 기존 패킷 레벨 분류기 대비 탐지 정확도를 크게 향상시킴 (97.68%).
• 자원 효율적인 하드웨어-소프트웨어 공동 설계를 통해 6~ns의 추론 지연 시간을 달성함.