FREESS: Tomasulo 방식의 동적 스케줄링을 갖춘 RISC-V 기반 슈퍼스칼라 프로세서용 웹 기반 교육용 시뮬레이터

요약

FREESS는 RISC-V 기반 슈퍼스칼라 프로세서의 명령어 수준 병렬성(ILP)을 학습할 수 있는 웹 기반 오픈 소스 시뮬레이터입니다. Tomasulo 알고리즘을 활용하여 레지스터 리네이밍부터 커밋까지의 전 과정을 사이클 단위로 상세히 시각화합니다.

핵심 포인트

• Tomasulo 방식의 동적 스케줄링 과정 상세 시각화
• ROB, 레지스터 맵 등 하드웨어 상태의 텍스트 표현 제공
• 이슈 폭 및 큐 크기 등 런타임 파라미터 변경 가능
• 15년간 검증된 고급 컴퓨터 구조 교육용 도구