FREESS (Free Educational Superscalar Simulator)는 RISC-V 기반의 슈퍼스칼라 (Superscalar) 프로세서 내 명령어 수준 병렬성 (Instruction-Level Parallelism, ILP)을 학습하기 위한 오픈 소스 교육 환경입니다. 이 시뮬레이터는 Tomasulo 방식의 머신에서 레지스터 리네이밍 (Register Renaming), 이슈 (Issue), 실행 (Execution), 쓰기 단계 (Write-back), 커밋 (Commit) 및 메모리 순서 지정 (Memory Ordering) 과정을 사이클 단위 (Cycle-by-cycle)로 상세히 보여줍니다. 시뮬레이터는 레지스터 맵 (Register Map), 프리 풀 (Free Pool), 명령어 윈도우 (Instruction Window), 재정렬 버퍼 (Reorder Buffer, ROB) 및 로드/스토어 큐 (Load/Store Queues)를 하나의 텍스트 표현으로 노출하여, 하드웨어 상태의 변화를 화면으로 추적하거나 종이에 재현할 수 있도록 합니다. 이슈 폭 (Issue Width), 큐 크기 (Queue Sizes), 기능 유닛 지연 시간 (Functional-unit Latencies)과 같은 런타임 파라미터 (Runtime Parameters)를 쉽게 변경할 수 있어, 다양한 슈퍼스칼라 구조 간의 직접적인 비교가 가능합니다. 이 도구는 약 15년 동안 고급 컴퓨터 구조 (Advanced Computer Architecture) 교육을 지원해 왔으며, GitHub를 통해 공개적으로 사용할 수 있습니다.