FREESS: Tomasulo 방식의 동적 스케줄링을 갖춘 RISC-V 기반 슈퍼스칼라 프로세서용 웹 기반 교육용 시뮬레이터
요약
FREESS는 RISC-V 기반 슈퍼스칼라 프로세서의 명령어 수준 병렬성(ILP)을 학습할 수 있는 웹 기반 오픈 소스 시뮬레이터입니다. Tomasulo 알고리즘을 활용하여 레지스터 리네이밍부터 커밋까지의 전 과정을 사이클 단위로 상세히 시각화합니다.
핵심 포인트
- Tomasulo 방식의 동적 스케줄링 과정 상세 시각화
- ROB, 레지스터 맵 등 하드웨어 상태의 텍스트 표현 제공
- 이슈 폭 및 큐 크기 등 런타임 파라미터 변경 가능
- 15년간 검증된 고급 컴퓨터 구조 교육용 도구
FREESS (Free Educational Superscalar Simulator)는 RISC-V 기반의 슈퍼스칼라 (Superscalar) 프로세서 내 명령어 수준 병렬성 (Instruction-Level Parallelism, ILP)을 학습하기 위한 오픈 소스 교육 환경입니다. 이 시뮬레이터는 Tomasulo 방식의 머신에서 레지스터 리네이밍 (Register Renaming), 이슈 (Issue), 실행 (Execution), 쓰기 단계 (Write-back), 커밋 (Commit) 및 메모리 순서 지정 (Memory Ordering) 과정을 사이클 단위 (Cycle-by-cycle)로 상세히 보여줍니다. 시뮬레이터는 레지스터 맵 (Register Map), 프리 풀 (Free Pool), 명령어 윈도우 (Instruction Window), 재정렬 버퍼 (Reorder Buffer, ROB) 및 로드/스토어 큐 (Load/Store Queues)를 하나의 텍스트 표현으로 노출하여, 하드웨어 상태의 변화를 화면으로 추적하거나 종이에 재현할 수 있도록 합니다. 이슈 폭 (Issue Width), 큐 크기 (Queue Sizes), 기능 유닛 지연 시간 (Functional-unit Latencies)과 같은 런타임 파라미터 (Runtime Parameters)를 쉽게 변경할 수 있어, 다양한 슈퍼스칼라 구조 간의 직접적인 비교가 가능합니다. 이 도구는 약 15년 동안 고급 컴퓨터 구조 (Advanced Computer Architecture) 교육을 지원해 왔으며, GitHub를 통해 공개적으로 사용할 수 있습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기