Spiking Neural Networks (SNNs, 스파이킹 신경망)의 인기가 높아지고 응용 분야가 확대됨에 따라, 생물학적 뉴런의 전형적인 스파이크 기반 데이터 처리를 모방할 수 있는 뉴로모픽 아키텍처(neuromorphic architectures)가 급격히 증가하고 있습니다. SNN의 효율적인 전력 소비와 병렬 컴퓨팅 능력은 연구자들이 디지털 가속기(digital accelerators) 개발로 나아가게 하며, 이러한 특징을 활용하여 엣지 디바이스(edge devices)에서 빠르고 저전력인 연산을 구현하도록 합니다. 그러나 디지털 뉴로모픽 하드웨어의 확산은 회로의 실리콘 테이프 아웃(silicon tape out)이 초래하는 막대한 비용으로 인해 지연되고 있습니다. 이것이 바로 Field Programmable Gate Arrays (FPGAs, 필드 프로그래머블 게이트 어레이)를 목표로 하는 것이 실행 가능한 대안이 될 수 있는 이유이며, 이는 디지털 뉴로모픽 시스템을 구현하기 위한 유연하고 비용 효율적인 플랫폼을 제공하고 오픈 소스 하드웨어 설계의 확산을 도울 수 있습니다. 본 연구에서는 순환 SNN 가속기인 ReckOn의 동작이 전통적인 프로세서와의 통합을 통해 관리되는 이기종 System-on-Chip (SoC, 시스템 온 칩)을 제시합니다. 여기에는 RISC-V 기반의 오픈 소스 마이크로컨트롤러인 X-HEEP와 Zynq Ultrascale 시스템에 탑재된 ARM 프로세서가 포함됩니다. 우리는 정확도의 동일성과 물리적 구현 측면에서의 특성을 확인하기 위해, 테이프 아웃된 버전의 ReckOn을 FPGA에 구현하여 분류 결과를 재현함으로써 설계의 유효성을 검증합니다. 두 번째 실험 세트에서는 최근 뉴로모픽 프레임워크 및 플랫폼을 비교하는 데 사용된 Braille digit 데이터셋의 하위 집합을 분류함으로써, 해당 솔루션의 온라인 학습(online learning) 능력을 평가합니다.