FPGA 가속 기반 잠금 관리 및 트랜잭션 처리: 아키텍처, 최적화 및 설계 공간 탐색

요약

CPU 기반 OLTP 시스템의 낮은 잠금 서비스 효율성을 해결하기 위해 FPGA를 활용한 하드웨어 가속 잠금 관리 및 트랜잭션 처리 아키텍처를 제안합니다. 제안된 시스템은 DRAM 액세스 오버헤드를 줄이기 위해 잠금 테이블이 통합된 전용 하드웨어 에이전트를 사용하며, TPC-C 벤치마크 결과 CPU 대비 최대 51배의 처리량 향상을 달성했습니다.

핵심 포인트

• CPU 기반 OLTP의 주요 병목 지점인 빈번한 메모리 액세스 및 잠금 서비스 효율 저하 문제 식별
• DRAM 액세스 오버헤드 제거를 위해 잠금 테이블이 통합된 전용 하드웨어 기반 잠금 에이전트 설계
• 잠금 획득 및 해제 요청에 최적화된 저지연(low-latency) 잠금 에이전트 및 확장 가능한 트랜잭션 에이전트 제안
• TPC-C 벤치마크 테스트를 통해 기존 CPU 베이스라인 대비 최대 51배의 트랜잭션 처리량 성능 입증