현대의 프리실리콘(pre-silicon) 설계 공간 탐색(Design-Space Exploration, DSE)은 저비용 평가기가 후보 공간을 선별하고, 선정된 짧은 목록(shortlist)에 대해서만 상세 평가를 수행하는 coarse-to-fine 워크플로우를 따릅니다. 웨이퍼 스케일(Wafer-scale) 시스템은 이 두 단계 모두에 부담을 줍니다. 아키텍처 선택은 레티클 준수(reticle compliance), 웨이퍼 타일링(wafer tiling), 다이 면적(die area), D2D(Die-to-Die) 능력, 경계 접근(boundary access) 및 배치(placement)에 대해 결합된 물리적 영향(physical implications)을 유발하므로, 설계 공간을 제약 없는 데카르트 곱(Cartesian product)으로 취급할 수 없습니다. 한편, 상세 평가는 결과적으로 발생하는 공간을 모두 다루기에 비용이 너무 많이 들며, 분석 모델에서 레퍼런스(reference)로의 순위 역전(ranking inversion) 현상은 고정된 shortlist를 신뢰할 수 없게 만듭니다.

본 논문에서는 고정된 웨이퍼 템플릿 대신 워크로드 특화형 웨이퍼 아키텍처 선택을 위한 재사용 가능한 방법론인 Fovea를 제시합니다. Fovea는 먼저 물리적 영향 인지 설계 공간 정식화(physical-implication-aware design-space formulation)를 수행하여, 차원 간 트레이드오프(trade-off)를 보존하고 평가기 보존형 로컬 축소(evaluator-preserving local reductions)만을 적용함으로써 별도의 모델링 가능한 실행 가능 공간(modeled-feasible space)을 구축합니다. 그 다음, 결정 도메인 가이드 교차 충실도 정제(Decision-Domain-guided cross-fidelity refinement)를 수행합니다. 쌍을 이룬 인도메인 교정(in-domain calibration)은 워크로드 및 공간 특화된 분석 모델과 레퍼런스 간의 불일치(disagreement)를 추정하며, 이는 레퍼런스와 일치하는 성능 구간을 매개변수화하고 선택적 지정 레퍼런스 평가를 위한 결정 도메인(Decision Domain)을 유도합니다. 유효한 도메인 전체 불일치 경계(domain-wide disagreement bound) 하에서, 이 도메인은 지정된 레퍼런스 최적값을 포함합니다. 샘플링 기반 구현은 전수 레퍼런스(exhaustive-reference) 설계 공간에서 경험적으로 평가되었습니다. 10개의 레퍼런스 검증 가능 설계 공간과 7개의 LLM 학습 워크로드에 대해, 10%의 쌍 교정을 적용한 Fovea는 평가된 70개 쌍 모두에서 전수 지정 레퍼런스 최적값을 복구하는 동시에 평균 4.13배, 최대 7.80배의 엔드 투 엔드(end-to-end) 속도 향상을 달성했습니다.