FPGA는 엄격한 정확도, 지연 시간(latency), 자원 제약 조건 하에서 양자화된 신경망(QNNs)을 배포하는 데 적합합니다. 하지만 효율적인 모델-가속기 조합을 식별하려면 일반적으로 광범위한 수동 설계 공간 탐색과 반복적인 하드웨어 합성 과정이 필요합니다. 본 논문에서는 FINNAS, 즉 FINN 기반의 하드웨어 인식 진화적 신경망 구조 검색(evolutionary neural architecture search) 프레임워크를 제시합니다. FINNAS는 양자화된 MLP 깊이, 너비 및 전역 정밀도 설정을 공동으로 탐색하며, 완전 병렬 매핑 조건에서의 FINN 추정 LUT 사용량과 지연 시간과 함께 대리 검증 정확도(proxy validation accuracy)를 사용하여 후보들을 순위화합니다. 선택된 최종 후보들은 완전히 재훈련되고, 검색 후 비구조적 가지치기(unstructured pruning)를 거친 다음, RTL 시뮬레이션 및 Vivado out-of-context 합성으로 검증됩니다. CERNBox 제트 구조 분류 작업에서, 검색된 구현체는 경쟁력 있는 정확도-자원 트레이드오프를 보여줍니다. 수동으로 최적화된 밀집(dense) FINN 가속기와 비교했을 때, 간결한 FINNAS 설계는 정확도를 73.78%에서 74.36%로 향상시키고, LUT 사용량을 $8.5 imes$ 줄이며, RTL 시뮬레이션 지연 시간을 $1.77 imes$ 감소시킵니다. 비구조적 가지치기는 완전 병렬 최종 후보들 전반에 걸쳐 일관된 LUT 및 FF(플립플롭) 감소를 추가로 제공합니다.