ESBMC-GraphPLC: SMT 기반 모델 체킹을 이용한 그래픽 PLCopen XML 래더 다이어그램 프로그램의 형식 검증

요약

ESBMC-GraphPLC는 PLCopen XML의 그래픽 래더 다이어그램을 SMT 기반 모델 체킹이 가능한 GOTO IR로 변환하는 연구를 제시합니다. 기존의 공허한 검증 문제를 해결하기 위해 DFS 기반 리졸버와 3단계 I/O 추론 체계를 도입하여 IEC 스캔 사이클 의미론을 정확히 반영합니다.

핵심 포인트

• 그래픽 LD를 위한 DFS 기반 리졸버 및 3단계 I/O 추론 체계 제안
• IEC 스캔 사이클 의미론을 준수하는 코일 정렬 로직 구현
• 기존의 빈 IR 생성 문제를 해결하여 완전한 GOTO IR 생성 가능
• CONTROLLINO 및 OpenPLC Editor 프로그램에 대한 검증 성공