CMOS 기술의 지속적인 스케일링은 매우 큰 규모의 집적 회로(IC)의 복잡성을 크게 증가시켰으며, 이는 전자 설계 자동화(EDA)에 머신러닝(ML)을 적용하는 데 대한 관심을 증대시키고 있습니다. 하지만 공개되고 표준화된 데이터셋의 가용성 제한은 ML 기반 연구에서 상호 운용성(interoperability), 비교 가능성(comparability), 그리고 재현성(reproducibility)을 저해합니다. 본 논문에서는 디지털 물리 설계 분야의 데이터셋을 표현하고 분석하기 위한 구조적 프레임워크를 제공하는 공개 다중 모드 스키마인 EDA-Schema-V2를 소개합니다. 이 스키마는 로직 합성(logic synthesis), 플로어플래닝(floorplanning), 배치(placement), 클럭 네트워크 합성(clock network synthesis) 등 설계 흐름의 여러 단계에 걸친 물리적 속성 및 결과 품질 지표(quality-of-results metrics)를 포함하는 표현을 제공합니다.

이는 설계 흐름(design flow) 전반에 걸친 단계별 예측 가능성(stage-to-stage predictability)을 특징지어줍니다. 결과로 얻은 데이터셋과 베이스라인은 재현 가능한 머신러닝 연구를 지원하고 디지털 물리 설계(digital physical design)에서 ML 기반 접근 방식을 평가하기 위한 표준화된 벤치마크를 확립하기 위해 공개됩니다.