E2AFS: 저전력 근사 부동소수점 제곱근 계산 아키텍처

요약

본 논문은 엣지 AI, 신호 처리 등 전력 및 지연 시간이 중요한 분야에서 사용되는 부동소수점 제곱근 계산을 위한 새로운 아키텍처 E2AFS를 제안합니다. 기존 방식들이 곱셈기(multiplier)나 반복 파이프라인에 의존하여 복잡성과 에너지 소모가 컸던 문제를 해결하고자 합니다. E2AFS는 곱셈기가 전혀 필요 없는 경량화된 구조로, 논리 깊이를 줄이고 스위칭 활동을 최소화했습니다. Artix-7 FPGA 구현 결과, 기존의 ESAS나 CWAHA 같은 아키텍처 대비 가장 낮은 동적 전력(7.63 mW), 가장 짧은 임계 경로 지연

핵심 포인트

• E2AFS는 곱셈기가 필요 없는 경량 부동소수점 제곱근 계산 아키텍처입니다.
• 이 설계는 논리 깊이를 줄이고 스위칭 활동을 최소화하여 에너지 효율성을 극대화했습니다.
• Artix-7 FPGA 테스트 결과, 기존 대비 가장 낮은 전력 및 지연 시간을 달성했습니다.
• Sobel 엣지 검출 등 실제 애플리케이션에서 저전력 실시간 처리에 적합함을 입증했습니다.