우리는 엄격한 아키텍처 불변량(architectural invariants) 하에서의 멀티코어 프로세서 내 최대 신뢰 가능한 간섭(maximum credible interference)에 대한 공식적인 경계 분석(bounding analysis)을 제시합니다. 해당 불변량은 Direct-mapped L2 캐시(1-way associativity), 비활성화된 MSHR(Miss Status Handling Registers), 싱글 뱅크 메인 메모리(single-bank main memory), 고정된 물리 메모리 매핑을 가진 결정론적 고정 태스크(deterministic pinned tasks), 그리고 비관적인 L2/메모리 중재 정책(arbitration policy)을 포함합니다. 우리는 이러한 불변량 하에서, 대상 태스크 T에 부과되는 액세스당 스톨(per-critical-access stall)이 (N-1)Lmem에 의해 상한이 결정됨을 증명하며, 이 상한은 T의 임계 액세스(critical accesses)와 위상이 일치하여 발행되는 N-1개의 합동-서로-다른-태그(congruent-different-tag) 메모리 요청을 가진 동기화된 적대적 워크로드(adversarial workload)에 의해 달성됨을 보여줍니다. 이 논증은 액세스당(per-access) 직접적인 방식이며, 비공식적인 곱셈 간섭 함수(multiplicative interference function)를 필요로 하지 않습니다. 유도 과정은 순수하게 분석적이며, 항공 소프트웨어를 위한 DO-178C/CAST-32A 인증 목표의 맥락에서 논의됩니다. 한계점과 적용 조건은 명시적으로 기술되었습니다. 본 연구는 고정된 아키텍처 제약 조건 하에서 멀티코어 간섭을 최악 실행 시간 (WCET, Worst-Case Execution Time) 예산으로부터 분리하는 추적 가능한 방법을 제공합니다.