compute

D-Wave의 이중 레일 양자 아키텍처를 위한 2큐비트 오류 수정 게이트 소개

D-Wave가 올해 초 Quantum Circuits를 5억 5천만 달러에 인수했을 때, 이는 회사가 잘 확립된 어닐링(annealing) 사업과 개발 중인 초전도체(superconducting) 이니셔티브를 결합하여 양자 컴퓨팅의 이중 플랫폼 플레이어가 되려는 계획에서 중요한 발걸음을 의미했습니다. 인수가 특히 중요했던 이유는 Quantum Circuits의 이중 레일 큐비트 기술과 오류 수정 기능 때문이었습니다.

당시, Quantum Circuits의 공동 창립자이자 수석 과학자인 Rob Schoelkopf(현재 D-Wave에서도 같은 역할을 맡고 있음)는 "내결함성(fault-tolerant) 오류 수정 양자 컴퓨팅은 우리 손이 닿는 곳에 있으며, 이번 인수는 시간표를 크게 앞당길 것으로 예상된다. 우리는 내장된 오류 감지 기능을 가진 더 강력한 큐비트를 가진 다른 회사가 없다고 믿는다. 우리의 이중 레일 게이트 모델 프로세서와 D-Wave의 확장 가능한 제어 및 판독(readout)을 결합하면 대규모 오류 수정 게이트 모델 시스템으로 가는 더 가까운 시점의 경로를 가능하게 할 것으로 기대한다."라고 말했습니다.

오류 수정은 양자 컴퓨팅이 내결함성, 실용적이며 상업적인 비즈니스로 성숙하기 위해 극복해야 할 핵심 장애물로 남아 있으며, 지난 몇 년 동안 상당한 진전이 있었습니다. 그리고 기술 개발의 발전이 계속됨에 따라, 오류 수정 문제는 단순히 양자 컴퓨팅이 유용한지 보장하는 것뿐만 아니라, 오류를 감지하고 수정하는 데 필요한 큐비트 수를 줄여 하드웨어 비용을 낮추는 문제이기도 합니다.

이번 주 Nature에 발표된 논문에서 D-Wave는 초전도 이중 레일 큐비트 설계의 오류 수정 기능을 유지하면서 높은 충실도를 제공하는 빠른 두 큐비트 얽힘 게이트를 갖춘 하드웨어 기반 접근 방식을 상세히 설명했습니다 (판매자의 이중 레일 양자 프로세서는 아래 참조). 핵심은 이중 레일 환경에서 오류 계층 구조(error hierarchy)를 보존하면서 하드웨어적으로 오류를 감지하는 능력입니다.

세 단계의 계층 구조를 보존하는 것이 중요합니다. 이중 레일 환경에서 가장 흔한 오류는 '소거 큐비트(erasure qubit)'가 정상적인 계산 상태를 벗어나는 경우입니다. 이는 어떤 큐비트가 언제 오류가 발생했는지 알리는 알려지고 감지 가능한 플래그를 유발하여, 이를 탐지하고 수정하기 쉽게 만듭니다. 상대적으로 덜 흔한 것은 위상 반전(phase flips)으로, 큐비트의 위상이 양수에서 음수로 또는 그 반대로 뒤집히는 경우이며, 비트 반전(bit flips)(큐비트 상태가 0에서 1로 또는 1에서 0으로 변경되는 것)은 훨씬 더 드뭅니다.

Quantum Circuits를 인수하기로 발표했을 당시, Schoelkopf는 오류 수정 연구의 매개변수를 제시했습니다.

그는 “큐비트는 두 개의 초전도 공동(cavities) 또는 공진기 사이에 공유되는 단일 마이크로파 광자(microwave photon)에 의해 인코딩됩니다”라고 말했습니다. “이는 양자 비트가 갖는 일반적인 능력—즉, 0과 1 그리고 중첩 상태—을 제공하지만, 광자가 손실되었는지 감지할 수 있는 세 번째 상태도 제공합니다. 이는 이 이중 레일 큐비트에 오류 수정 기능이 내장되어 있다는 것을 의미합니다. 이는 독특한 기능입니다. 이것이 의미하는 바는 우리가 먼저 이중 레일 큐비트 자체를 물리적 큐비트로 사용하고, 오류 감지를 통해 일반적으로 [포획 이온(trapped ion)] 양자 컴퓨터에서만 연관되는 종류의 충실도를 얻을 수 있지만, 속도는 천 배 빠르고 초전도 플랫폼의 확장성을 가질 수 있다는 것입니다.”

오류 수정은 물리적 큐비트(physical qubits)들을 더 큰 논리적 큐비트(logical qubits)로 모아서 수행됩니다. 시스템이 확장됨에 따라, 물리적 큐비트는 조밀한 제어 배선(dense control wiring), 높은 냉각 요구 사항(intense cooling needs), 그리고 고전적인 데이터 처리(classical data-processing) 등 상당한 하드웨어 수요를 만듭니다. 특정 오류를 하드웨어에서 감지할 수 있다면, 이는 오류 수정에 필요한 고속 물리적 큐비트의 수를 줄일 수 있습니다.

하드웨어에서 특정 오류를 감지하는 것이 가능하다면, 이는 오류 수정에 필요한 물리적 큐비트의 수를 줄여주어 양자 시스템이 확장될 때 하드웨어 오버헤드를 감소시킬 것입니다. D-Wave의 연구에 따르면, 이 회사의 두 큐비트 얽힘 게이트(two-qubit entangling gate)는 오류 계층 구조를 보존하면서 오류율을 줄임으로써 이를 가능하게 합니다.

D-Wave의 결과에 따르면, 이 두 큐비트 게이트는 약 99.9%의 충실도(fidelity)로 작동하며 게이트 시간은 약 500나노초(nanoseconds)입니다. 또한, 수행된 시뮬레이션에서 해당 공급업체의 이중 레일 아키텍처(dual-rail architecture)는 오류 수정이 증가할 때마다 논리적 오류율(logical error rate)을 10배 감소시킬 수 있었으며, 이는 필요한 물리적 큐비트의 감소로 이어집니다.

D-Wave 과학자들은 연구 논문에서 “우리의 결과는 이중 레일 공동 큐비트(dual-rail cavity qubits)를 높은 성능으로 대규모 운영할 수 있는 수많은 기회를 제시합니다. 짧은 깊이 회로에 대한 높은 회로 성능을 가능하게 하는 것부터, 소거(erasures) 플래그 지정(flagging erasures)을 통한 새로운 유형의 오류 완화(error mitigation)에 이르기까지, 그리고 – 아마도 가장 흥미롭게는 – 소거 큐비트(erasure qubits)를 사용하여 QEC(Quantum Error Correction)를 구현하기 위한 실행 가능한 경로에 이르기까지입니다. 이 모든 결과들은 초전도 이중 레일 공동 큐비트가 결함 허용 양자 컴퓨팅(fault-tolerant quantum computing)을 달성하는 매력적인 경로로 빠르게 자리 잡았음을 강조합니다.”라고 작성했습니다.

D-Wave 임원들은 Quantum Circuits를 회사에 통합한 후 이중 레일 초전도 시스템의 확장된 로드맵을 공개했던 지난 6월에 이러한 오류 수정 수치 중 일부를 미리 보여주었습니다. Nature에 연구 논문이 게재된 후, 그들은 오류 수정 아키텍처가 일정을 보장하는 역할을 재차 강조했습니다. 이 일정에는 내년에 물리적 오류율을 20배 줄일 49개 물리 큐비트 시스템과, 다음 해에 2,000배의 오류 감소 계수를 가진 181개 물리 큐비트 시스템이 포함되어 있으며, 이는 그들이 오류 허용 아키텍처를 위한 확장 가능한 청사진을 제시할 것이라고 밝혔습니다.

최초의 오류 허용 알고리즘을 지원하는 10개 논리 큐비트 시스템은 2030년에 도착할 예정이며, 초기 양자 화학 및 양자 AI 애플리케이션을 위해 백만 개 이상의 연산을 수행할 수 있는 100개 논리 큐비트 양자 컴퓨터는 2032년에 출시될 예정입니다.

앞서 언급했듯이, D-Wave는 이미 복잡한 최적화 작업을 위해 사용되며 Leap 클라우드 서비스와 구매가 모두 가능한 Advantage 어닐링(annealing) 양자 시스템을 통해 성장하는 사업을 보유하고 있습니다. 이 공급업체는 이번 주에 올해 첫 6개월간의 예약액이 3,550만 달러에 달했으며, 이는 2025년 상반기 예약액 290만 달러 대비 1,120% 증가했다고 발표했습니다. 임원들은 또한 어닐링 아키텍처를 다중 칩 패브릭으로 확장하기 위해 초전도 인터커넥트(superconducting interconnects)를 개발하는 것을 포함하는 자신들의 어닐링 양자 로드맵을 재차 강조했으며, 이는 곧 출시될 Advantage3 시스템이 궁극적으로 2029년에 20,000개 큐비트에 도달하고 2년 후에는 100,000개 큐비트에 도달할 수 있도록 할 것으로 기대한다고 밝혔습니다.

현재 프로토타입 단계에 있는 새로운 I/O 기술은 D-Wave가 현재의 4,500개 큐비트 Advantage2 컴퓨터에 필요한 것보다 최대 20% 증가시키면서 양자 칩을 100,000개 큐비트 시스템에 맞게 확장할 수 있도록 할 것입니다.

AT&T는 지난달 말, D-Wave가 네트워크 최적화 작업을 처리하는 데 필요한 시간을 약 한 시간에서 15초로 단축할 수 있게 된 후, 해당 공급업체의 양자 기술 사용을 확장한다고 발표했습니다.