본 연구는 최악의 지연 시간(worst-case latency)을 제한하고 작업의 타이밍 실행 가변성(timing execution variability)을 줄이기 위해 CVA6 코어를 실시간 마이크로아키텍처(micro-architectural) 측면에서 확장한 CVA6-RT를 제시합니다. CVA6-RT는 rv64gch ISA를 구현하며, 예측 가능한 주소 변환(address translation)을 위한 TLB 파티셔닝(partitioning) 및 락킹(locking), 결정론적 메모리 액세스(deterministic memory access)를 위한 L1 캐시 내 동적 재구성 가능 스크래치패드(scratchpad) 모드, 그리고 하드웨어 지원 컨텍스트 스태킹(context stacking)이 결합된 향상된 인터럽트 컨트롤러를 통한 저지연 인터럽트 처리 등 실시간 실행을 위한 고급 지원 기능을 특징으로 합니다. 실시간 기능이 활성화되었을 때, CVA6-RT는 더 단순한 Arm Cortex-M 마이크로컨트롤러와 유사하며 베이스라인인 CVA6 코어보다 10배 낮은 12 사이클의 인터럽트 지연 시간(interrupt latency)을 달성합니다.