ChroNoC: 시간 민감형 뉴로모픽 컴퓨팅을 위한 지연 인식 배포 기능을 갖춘 테이블리스 TDM 회로 스위치 방식 NoC

시간 민감형 뉴로모픽 아키텍처는 정밀한 이벤트 타이밍을 보존하기 위해 예측 가능한 상호 연결(interconnect)이 필요합니다. 정적으로 스케줄링된 시간 분할 다중화(Time-Division-Multiplexed, TDM) 회로 스위치 방식의 네트워크 온 칩(NoC)은 결정론적 지연 시간(deterministic latency)을 제공하지만, 스케줄 깊이에 따른 선형적인 구성 메모리 확장이라는 비용이 따릅니다. 게다가, 작업 배치(task placement), 라우팅(routing), 스케줄링을 공동으로 최적화하는 것은 해결 불가능한 조합 탐색 공간(combinatorial search space)을 만듭니다. 기존의 배포 프레임워크는 또한 즉각적인 스파이크 주입(immediate spike injections)을 강제하여 네트워크 경합도를 높이는 알고리즘적 축삭 지연(algorithmic axonal delays)을 무시합니다.

본 논문은 이러한 과제를 해결하기 위한 하드웨어-소프트웨어 공동 설계(hardware-software co-design)를 제안합니다. ChroNoC는 사전 계산된 전체 그리드 브로드캐스트 트리(full-grid broadcast trees)를 조합 논리(combinational logic)에 고정 라우팅 기판(fixed routing substrate)으로 내장한 테이블리스 TDM NoC입니다. 이 고정 기판은 지연 인식 예약 및 공간 어닐링(Delay-Aware Reservations and Spatial Annealing, DARSA)을 통해 배포 과정을 공간 탐색으로 줄입니다.

DARSA는 축삭 지연(axonal delays)을 주기적인 스케줄링 슬랙(scheduling slack)으로 변환하여 네트워크 주입을 분산시키고 통신 오버헤드를 감소시킵니다. 130nm CMOS 공정에서, ChroNoC는 평가된 회로 방식 및 패킷 스위치 기반의 기준선 대비 호프당 에너지 소비를 75% 이상 줄입니다. UCI-HAR 및 N-MNIST 워크로드에서, DARSA는 즉각적인 전송(immediate transmission)과 비교하여 시간 단계당 통신 사이클을 각각 약 60%와 45% 감소시키며, 또한 제공되는 통신 메모리도 줄였습니다.

이러한 결과들은 경량 TDM 스위치 설계와 지연 인식 배포를 결합하는 것이 신경 이벤트 타이밍을 보존하면서 하드웨어 효율성과 시스템 레벨 통신 성능을 모두 향상시킬 수 있음을 입증합니다.