AttentionCap: Full-Chip 추출을 위한 Transformer 기반 커패시턴스 행렬 학습

첨단 노드(advanced nodes)에서 규칙 기반 패턴 매칭(rule-based pattern matching)의 커패시턴스 추출 정확도를 유지하기가 어려워짐에 따라, 딥러닝 기반의 2D 커패시턴스 모델을 개발하려는 추세가 증가하고 있습니다. 그러나 기존의 MLP 및 CNN 기반 방식들은 입력을 특정 공정 노드의 고정된 금속 레이어 조합(fixed metal-layer combinations)으로 제한하여 실제 사용성에 한계가 있습니다. 커패시턴스 행렬(capacitance matrix)과 현재 널리 쓰이는 어텐션 메커니즘(attention mechanism) 사이의 내재적 유사성을 인식하여, 우리는 Gram 표현 프레임워크(Gram representation framework), 물리 법칙에 정렬된 대칭 어텐션 출력층(physics-aligned symmetric-attention output layer), 그리고 새로운 정규화된 라플라시안 손실(normalized Laplacian loss)을 갖춘 커패시턴스 행렬 학습용 맞춤형 Transformer인 AttentionCap을 제안합니다. 또한 멀티 노드 학습(multi-node learning)을 가능하게 하기 위해 공정 노드 임베딩(process-node embedding)을 도입했습니다. 합성 데이터(synthetic data)로 학습된 AttentionCap은 멀티 레이어 및 멀티 노드 설정 하에서 학습되지 않은 실제 설계(unseen real designs)에 대해 0.67%/3.99%의 self/coupling-capacitance 오차를 달성하였으며, 이는 CNN-Cap 베이스라인 대비 self/coupling 오차는 4.6배/5.7배 더 낮고 추론 속도(inference speed)는 192배 더 빠릅니다. 사전 학습된(pretrained) AttentionCap은 단 5K개의 샘플과 4K번의 파인튜닝(finetuning) 단계만으로 학습되지 않은 노드에 정확하게 전이(transfer)됩니다. 학습되지 않은 실제 설계에 대한 충분한 정확도와 새로운 공정 노드에 대한 강력한 전이성을 갖춘 AttentionCap은 현대 EDA 워크플로우에 매우 실용적인 가치를 제공합니다. 코드와 데이터는 https://github.com/THU-numbda/AttentionCap 에서 확인할 수 있습니다.