단상(Single-Phase)에서 이상(Two-Phase), 비중첩 클로킹 변환을 위한 오픈소스 흐름
요약
본 논문은 현대 설계 흐름에서 자동화가 부족하여 채택이 어려웠던 2상 클로킹(Two-Phase Clocking)을 위한 완전 자동화된 오픈 소스 플로우를 제시합니다. 이 방법론은 OpenROAD Flow Scripts (ORFS)에 통합되어, 기존의 플립플롭 기반 RTL을 Yosys 기술 매핑, ABC 리타이밍, 듀얼 클럭 트리 합성 등을 사용하여 래치 기반 설계로 자동 변환합니다. 이를 통해 타이밍 마진과 유연성을 확보하면서도, 전력 감소 및 래치 수 감소 효과를 입증하는 두 가지 변형(클럭 게이팅 및 순환 멀티플렉서)을 구현했습니다.
핵심 포인트
- 2상 클로킹의 복잡성 문제를 해결하기 위해 완전 자동화된 오픈 소스 설계 플로우를 개발함.
- OpenROAD Flow Scripts (ORFS)에 통합되어 RTL-to-GDS 전 과정에서 2상 클럭 설계를 지원함.
- 플립플롭 기반 RTL을 Yosys 등을 활용하여 래치 기반의 2상 구조로 자동 변환하는 방법론을 제시함.
- 클럭 게이팅 및 순환 멀티플렉서(recirculation mux)를 구현하여, 기존 대비 높은 전력 감소율과 래치 수 감소 효과를 입증함.
2상 클로킹(two-phase clocking)은 타이밍 마진(timing margin)과 클록 유연성(clock flexibility) 측면에서 상당한 장점을 제공하지만, 현대 설계 흐름(design flows)에 자동화가 부족하여 채택률이 제한적입니다. 엄격한 비중첩(non-overlap) 및 180$^ ext{o}$ 위상 분리(phase separation) 관리는 RTL 구현과 타이밍 클로저(timing closure)에 복잡성을 더하며, 이로 인해 실제 적용에서 2상 클로킹은 드문 경우입니다. 본 논문은 OpenROAD Flow Scripts (ORFS)에 통합된 최초의 완전 자동화된 2상 클로킹 흐름을 제시합니다. 저희 방법론은 Yosys 기술 매핑(technology mapping), ABC 리타이밍(retiming), 이중 클록 트리 합성(dual clock tree synthesis), 2상 정확성 검증(two-phase correctness validation) 및 RTL-to-GDS 전체 물리 설계(physical design)를 사용하여 플립플롭 기반의 RTL을 래치 기반 디자인으로 자동 변환합니다. 저희는 클록 게이팅(clock-gated) 방식과 재순환 멀티플렉서(recirculation mux) 변형을 구현했으며, 클록 게이팅은 평균 29.2% 전력 감소와 50% 래치 수 감소를 달성하여 재순환 멀티플렉서보다 우수합니다. 두 변형 모두 플립플롭 기준선과 비교되었으며, 플립플롭으로는 타이밍에 실패했던 디자인에서 시간 차용(time borrowing)을 통해 타이밍 클로저를 시연했습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기