AMD의 Venice-X가 5.3GHz로 최대 성능을 구현하며, 4년 만에 데이터 센터에 3D V-Cache를 복귀시키다

AMD는 이전 세대에서 Turin-X CPU를 배치하지 못하면서, 2023년 Genoa-X 출시 이후 3D V-Cache 기술이 데이터 센터에서 4년간 공백기를 가졌습니다. 내년 하반기에는 Venice-X와 함께 HPC(고성능 컴퓨팅) 시장에 3D V-Cache가 돌아오며, EPYC 9684X (Genoa-X)에서 제공하는 96 코어 및 1,152MB의 L3 캐시를 구현하지만, 훨씬 높은 클럭 속도, PCIe 6.0 지원, 그리고 소켓당 메모리 대역폭이 거의 네 배에 달한다는 특징을 가집니다.

AMD는 2022년 Milan-X로 EPYC 프로세서에 하이브리드 본딩(hybrid bonding) 기술을 처음 적용한 후, 그로부터 1년여 뒤 Genoa-X를 출시했습니다. Turin은 스택형 SRAM(stacked SRAM)이 탑재된 칩을 선보이지 못하고 지나갔지만, 이제 Venice-X와 함께 돌아왔습니다. 이번에 핵심적으로 바뀐 부분은 표준 SP7 라인업에서 볼 수 있는 코어 개수 — 그리고 결과적으로 캐시 — 의 큰 폭의 증가가 아닙니다. 오히려 Venice-X가 목표로 하는 HPC 워크로드에서 특히 유용하게 작용하는, 5.3GHz 부스트 클럭 속도라는 또 다른 핵심 축이 가장 큰 장점입니다.

<table><caption style="caption-side: top;">AMD EPYC -X 칩</caption><tbody style="display: table;"><tr style="display: table-row;"><td class="firstcol" style="padding: 8px; display: table-cell"><p><strong>SKU</strong></p></td><td style="padding: 8px; display: table-cell"><p><strong>Family</strong></p></td><td style="padding: 8px; display: table-cell"><p><strong>코어/스레드</strong></p></td><td style="padding: 8px; display: table-cell"><p><strong>기본/부스트 클럭 (GHz)</strong></p></td><td style="padding: 8px; display: table-cell"><p><strong>L3 캐시</strong></p></td><td style="padding: 8px; display: table-cell"><p><strong>TDP</strong></p></td></tr><tr style="display: table-row;"><td class="firstcol" style="padding: 8px; display: table-cell">EPYC 7773X</td><td style="padding: 8px; display: table-cell">Milan-X</td><td style="padding: 8px; display: table-cell">64 / 128</td><td style="padding: 8px; display: table-cell">2.2 / 3.5</td><td style="padding: 8px; display: table-cell">768 MB</td><td style="padding: 8px; display: table-cell">280 W</td></tr><tr style="display: table-row;"><td class="firstcol" style="padding: 8px; display: table-cell">EPYC 9684X</td><td style="padding: 8px; display: table-cell">Genoa-X</td><td style="padding: 8px; display: table-cell">96 / 192</td><td style="padding: 8px; display: table-cell">2.55 / 3.7</td><td style="padding: 8px; display: table-cell">1,152 MB</td><td style="padding: 8px; display: table-cell">400 W</td></tr><tr style="display: table-row;"><td class="firstcol" style="padding: 8px; display: table-cell"><p><strong>EPYC 9006X (SKU 미공개)</strong></p></td><td style="padding: 8px; display: table-cell"><p><strong>Venice-X</strong></p></td><td style="padding: 8px; display: table-cell"><p><strong>96 / 192</strong></p></td><td style="padding: 8px; display: table-cell"><strong>X.X / 5.3</strong></td><td style="padding: 8px; display: table-cell"><strong>1,152 MB</strong></td><td style="padding: 8px; display: table-cell"><strong>미공개 (400~600W 예상)</strong></td></tr></tbody></table>

이전 세대의 최고 EPYC-X 칩에서 볼 수 있듯이, X 칩의 부스트 클럭은 상당히 낮았으며, 각 계열의 표준 칩에서는 더 높은 주파수를 사용할 수 있었습니다. Milan은 4.1 GHz까지 확장되었고, Genoa는 4.4 GHz까지 올라갈 수 있었지만, 이는 EPYC-X 칩에서는 아니었습니다. Venice-X는 전체 범위에서 사용 가능한 최대 5.3 GHz 부스트 클럭을 제공하여, HPC(High Performance Computing) 워크로드를 위해 높은 주파수와 대용량의 본딩된 L3 캐시 풀을 통합합니다.

Venice-X에 대해서는 기본 주파수, 라인업의 SKU 개수 및 사양, 그리고 TDP(다만 다른 Venice CPU에서 사용 가능한 400~600W 범위일 가능성이 높음)를 포함하여 아직 세부 정보가 부족합니다. 다만, 이 칩들은 이전 EPYC-X 칩과 마찬가지로 SP7 소켓을 사용하는 것으로 보입니다.

이 플랫폼은 96개의 PCIe 6.0 레인을 제공하는 반면, 엔터프라이즈를 목표로 하는 더 작은 SP8 플랫폼은 PCIe 레인 대신 메모리 채널을 사용합니다. Venice-X는 SP7에서 사용할 수 있는 전체 16채널 메모리 구성을 갖추고 있으며, 이를 포함하여 12,800 MT/s의 MRDIMM 지원을 통해 소켓당 1.6 TB/s의 메모리 대역폭을 구현할 수 있습니다.

AMD에 따르면, HPC 워크로드를 위한 Venice-X의 핵심 조합은 높은 주파수와 대용량 스택형 캐시입니다. AMD는 현재 내부 EDA(Electronic Design Automation) 워크로드를 실행하기 위해 3D V-Cache와 고주파 EPYC 칩을 모두 HPC 플릿에 유지하고 있습니다. AMD Fellow Phil Steinke는 회사가 이러한 워크로드에 대해 성능 분석을 수행하여 성능 특성을 파악하고, EPYC 설계를 최적화하며, 파트너사들이 소프트웨어를 최적화하도록 유도한다고 말했습니다.

Steinke에 따르면, HPC 플릿에서 가장 큰 소비원은 AMD가 사용하는 컴퓨팅 자원의 절반 이상을 차지하는 기능 검증(function verification) 워크로드입니다. 이는 Cadence Xcelium과 같은 도구에서 나타나는 논리 시뮬레이션이며, Steinke는 EPYC 팀이 이러한 워크로드를 “24시간 x 7일 x 365일” 운영하고 있다고 말했습니다.

AMD Venice-X in EDA workload.
(Image credit: AMD)

이러한 종류의 워크로드 중 한 가지 예시는 위에서 볼 수 있으며, 이는 AMD의 uProf 모니터링 유틸리티를 사용하여 IPC(Instructions Per Cycle)를 측정합니다. AMD에 따르면, 3D V-Cache가 적용된 경우 이 워크로드는 클럭당 명령어 수가 약 두 배 증가하면서 40% 더 빠르게 완료됩니다. AMD는 어떤 칩을 비교했는지 또는 어떤 애플리케이션을 사용했는지 명확히 밝히지 않았습니다. 하지만 이 비교는 3D V-Cache가 있는 EPYC 시스템과 없는 EPYC 시스템 간의 비교입니다.

Steinke는 AMD가 이제 Venice-X를 통해 단일 칩으로 이동할 수 있게 되었으며, 기능 검증(functional verification)과 같은 워크로드에서는 캐시 이점을 유지하는 동시에 주파수에 더 민감한 EDA(Electronic Design Automation) 워크로드를 구동할 수 있다고 말했습니다. Steinke는 "데이터 센터에 고주파수와 3D V-Cache CPU를 혼합하여 사용한다고 언급했는데, 이는 Milan과 Genoa를 거치면서 고주파수 부분이 항상 주파수 측면에서 약간 더 높았기 때문입니다"라고 말했습니다. "Venice-X에서는 그러한 이분법적 구분이 없습니다. 단일 CPU에서 두 가지 세계의 장점을 모두 얻을 수 있으며, 이것이 우리가 자체적으로 활용하게 되어 정말 기대되는 부분입니다."

AMD는 아직 Venice-X에 대한 벤치마크를 공유하지 않았지만, 계산 유체 역학(computational fluid dynamics)과 같은 여러 HPC(High Performance Computing) 워크로드에서 고주파수 EPYC 9686F와 Intel의 Xeon 6980P를 비교하는 보다 구체적인 HPC 벤치마크를 제공했습니다. AMD 테스트 결과, 9686F는 코어를 32개 적게 사용하면서도 이들 벤치마크에서 1.6배 더 빠른 성능을 보였습니다.

AMD EDA workloads.
(이미지 출처: AMD)

우리는 EPYC 9686F와 고밀도 EPYC 9996을 테스트할 기회가 있었으며, 이에 대한 자세한 내용은 저희의 [Zen 6 EPYC Venice 심층 분석 및 벤치마킹] 기사에서 읽어보실 수 있습니다. 실제로 EPYC 9686F는 우리가 실행한 일부 HPC 워크로드에서 매우 인상적인 모습을 보였습니다.

AMD Zen 6 EPYC ‘Venice’ 9996 and 9686F HPC and compilation benchmarks - HPC
(이미지 출처: Tom's Hardware)

우리는 2P 구성을 테스트할 수 있었으며, 단일 Xeon 6980P에서 입증되었듯이 CloverLeaf는 지연 시간(latency)에 민감합니다. 그럼에도 불구하고, 2P EPYC 9686F는 복잡한 유체역학 시뮬레이션(hydrodynamics simulation)을 단일 Xeon 6980P가 걸리는 시간의 약 3분의 1 만에 완료했습니다.

AMD는 현재 AI 기반의 플래시-대체-DRAM 기술인 MEXT를 사용하여 EDA 워크로드(EDA workloads)에 사용할 수 있는 메모리 양을 늘리고 있다고 밝힙니다. Steinke에 따르면, 회사가 Venice-X를 배포할 때도 계속해서 MEXT를 사용할 것이며, 이에 대한 자세한 내용은 Tom's Hardware Premium의 최근 MEXT 분석 기사에서 읽을 수 있습니다.

Venice-X CPU는 2027년 하반기에 출시될 예정이며, SP7 및 SP8 Venice CPU는 현재 순차적으로 출시되고 있습니다. 또한 내년 하반기에는 AMD의 Verano가 공개될 예정인데, 이는 SOCAMM2 LPDDR5X 메모리를 활용하는 AI 호스트 노드(AI host node)로 홍보되고 있습니다.