더 유능한 AI 모델들이 중요한 컴퓨터 시스템에 점점 더 통합됨에 따라, AI의 의도(intent)를 제어할 수 없다는 점이 안전 메커니즘(safety mechanisms)의 필요성을 자극하고 있습니다. 기존의 소프트웨어 보호 장치(safeguards)는 행동 제약(behavioral constraints)만을 부과하며, 이는 충분히 지능적인 모델에 의해 우회될 가능성이 있습니다. 하드웨어 수준의 안전 집행(safety enforcement)이 필수적인 최후의 방어선으로 인식되어 왔으나, 권한 없는 접근에 대한 정책 규제나 거친 수준의 전체 칩 종료(full-chip shutdown) 이외에 제안된 메커니즘은 거의 없습니다. 부족한 부분은 아키텍처 수준에서의 미세하고 동적인 개입 메커니즘입니다. 본 논문에서는 런타임(runtime)에 AI 성능을 제한하기 위해 가용 하드웨어 리소스를 동적으로 제어하는 일련의 마이크로아키텍처 노브(microarchitecture knobs)를 소개합니다. 우리는 용량(capacity), 대역폭(bandwidth), 지연 시간(latency), 주파수(frequency) 차원에 걸쳐 GPU 메모리 서브시스템(memory subsystem)을 아우르는 후보 노브들을 평가하였으며, 네 가지 강력한 후보로 범위를 좁혔습니다: L2 크기(L2 size), L2 지연 시간(L2 latency), L2 대역폭(L2 bandwidth), 그리고 공유 메모리 포트 액세스 속도(shared memory port access rate)입니다. 새로운 로직과 추가적인 설계 비용을 최소화하기 위해, 우리는 잘 확립된 마이크로아키텍처 기본 요소(microarchitectural primitives)인 캐시 웨이 마스킹(cache way masking), 크레딧 기반 속도 제한(credit-based rate limiting), 지연 시간 삽입(latency insertion), 그리고 뱅크 중재(bank arbitration)를 사용하여 이 네 가지 메커니즘을 구축했습니다. 우리는 이러한 노브들이 높은 성능 민감도(리소스 가용성이 1/8일 때 최대 80% 성능 감소), 무시할 만한 구현 비용(<~10K flip flops), 동적 스로틀링(dynamic throttling) 후 빠른 안정화(5-80K 사이클), 그리고 칩의 나머지 부분에 미치는 부수적 영향(collateral impact)의 최소화를 달성함을 보여줍니다. 나아가, 다중 노브(multi-knob) 분석을 통해 각 노브의 개별 효과를 넘어 성능 저하를 증폭시키는 노브 조합을 밝혀냈으며, 이를 통해 더 넓은 범위의 성능 목표를 달성할 수 있습니다.