AI 하드웨어의 면적 효율성 향상을 위한 SRAM 기반 디지털 맞춤형 연산 엔진

요약

본 논문은 인메모리 컴퓨팅(IMC) 시스템의 라우팅 문제를 해결하기 위해 10T SRAM 셀과 전가산기를 통합한 새로운 디지털 맞춤형 연산 엔진 아키텍처를 제안합니다. 이 설계는 이진 신경망(BNN)의 XNOR 연산에 최적화되어 있으며, 기존 CMOS 설계 대비 면적 효율성을 2.67배 향상시켰습니다.

핵심 포인트

• 10T SRAM 셀과 전가산기 통합을 통해 라우팅 복잡도를 50% 감소시킴
• 이진 신경망(BNN)에 최적화된 XNOR 기반 MAC 연산 수행
• 14T 기반 전가산기 채택으로 기존 28T 기반 설계 대비 면적 오버헤드 대폭 절감
• 최신 기술(SOTA) 대비 전체 하드웨어 면적 효율성 2.67배 개선 및 지연 시간 단축