AI 메모리 쇼티지는 끝일까...? 중국 CXMT D램기술 4F², 삼성보다 2년 먼저 적용 | 작은 셀이 만드는 큰 차이

Video: AI 메모리 쇼티지는 끝일까...? 중국 CXMT D램기술 4F², 삼성보다 2년 먼저 적용 | 작은 셀이 만드는 큰 차이
Channel: 안될공학 - IT 테크 신기술
Duration: 20m 2s
Source: subtitle (auto, ko)
Transcript:
네, 여러분 안녕하세요. 패치입니다. 중국 메모리 기업인 CXMT가 올해 안에 새로운 구조의 서버용 디램 제품을 내놓겠다는 그런 소식이 나왔습니다. 삼성전자의 도인 목표로 보도된 시점은 2028년인데요. 그래서 기사 제목에 이렇게 붙었죠. 삼성보다 2년 앞섰다. 어, 중국이 우리나라 메모리를 따라오는 줄 알았는데 벌써 차세대 기술에서는 우리를 앞서 간다는 걸까요? 이번에 등장한 기술은 4F스퀘어인데요. 이름만 들어서는 감이 잘 안 오죠. 전자를 담아 가지고 정보를 기록하는 칸 하나의 면적을 6에서 4로 줄이겠다는 겁니다. 이게 조건이 같다면 100개 들어가던 자리에 150개를 넣을 수 있는 건데요. 메모리를 만드는 회사 입장에서는 아주 솔깃하죠. 왜냐면 공장을 더 짓지 않고도 같은 면적에서 더 많은 용량을 뽑아낼 수 있으니까요. 그런데 이렇게 좋은 방법이 있는데 삼성이랑 하이닉스는 왜 아직 이런 구조로 전부 바꾸지 않았을까요? 이걸 한번 들여다 보면 중국이 어디까지 추격을 해 왔는지 그리고 디램을 싸게 만드는 일이 왜 그렇게 어려운지가 함께 보일 겁니다.

어 일단 디램의 작동 원리를 한번 살펴볼 건데요. 예전에 안델공화에서 에러 님이 한번 자세히 다루신 적이 있죠. 일단 오늘 이야기랑 연결되는 부분만 다시 한번 좀 짧게 살펴볼게요. 디램 안에는 정보를 기록하는 아주 작은 칸이 수십억가 들어 있거든요.이 칸을 셀이라고 부릅니다. 셀 하나에는 전하를 담아두는티랑 전하가 드나드는 통로를 열고 닿는 트랜지스터가 하나씩 들어가요. 이거를 작은 물통이랑 수도꼭지에다 비유를 할 수 있는데요. 카페가 물통 역할을 하는 거고 트랜지스터가 수도꼭지 역할을 하는 거죠. 물통에 전화가 얼마나 저장되어 있는지를 그걸 구분을 해서 0이랑 1을 읽어내는 겁니다. 근데 문제는 저장된 전화가 시간이 지나면서 이렇게 조금씩 조금씩 빠져나간다는 거예요. 그래서 D램은 주기적으로 데이터를 좀 읽고 원래 상태로 다시 보건을 해 줘야 됩니다. 이게 바로 리프레시인데요. 전원이 들어와 있어도 기억을 계속 관리를 해 줘야 되는 거죠. 그런데 칸을 작게 작게 만들면 전화를 충분히 담아두기가 어려워지겠죠.

그러면 물통 자체가 작아지는 셈이니까 원래 담긴 양이 적으면 이게 조금만 세도 구분을 하기가 힘들어져요. 수도꼭지 역할을 하는 트랜지스터도 마찬가지인데요. 크기가 작아질수록 얘가 닫았을 때 전화가 세어 나가지 않도록 만드는 일이 더 까다로워집니다. 그래서 디램 업체들은 그 셀의 바닥 면적을 줄이면서도 전화를 충분히 저장을 할 수 있도록 높고 가르게 만들거나 뭐 그런 여러 가지 방법을 써 왔는데요. 바닥이 좁아지니까 위로 이렇게 길어질 수밖에 없는 거죠. 서울만큼이나 반도체 안에서도 땅값이 꽤 비쌉니다. 그런데 이렇게 가늘고 긴 구조를 수십억 개씩 똑같이 만드는 것도 점점 어려워지고 있어요. 결국에는 기존 구조를 무작정 작게 만드는데 한계가 있기 때문에 이제는 셀의 구조 자체를 바꾸려는 시도까지 이어지고 있습니다. 그래서 여기에서 등장을 하는게 바로 6F스랑 4F스인데요. F는 반도체에서 아주 미세한 회로를 만들 때 그 기준으로 삼는 길이라고 보시면 돼요. 공정의 최소 가공 7수인 거죠. 그 길이를 한 변으로 하는 작은 정사각형을 그렸을 때 스퀘어인 거죠.

그 셀 하나가 여섯 칸을 차지하면 6F스 그리고네 칸을 차지하면 4f스 이렇게 표현을 하는 겁니다. 그러니까 쉽게 말해서 기존에는 여섯 칸을 쓰던 셀을 4F스에서는 배치랑 구조를 바꿔 가지고네 칸 안에다가 넣겠다는 얘기예요. 여섯 칸이 이제네 칸이 됐으니까 셀 하나의 면적은 약 33%가 줄어들겠죠. 그런데 같은 공간에 넣을 수 있는 셀수는 오히려 50%가 늘어납니다. 숫자가 좀 이상해 보이긴 하는데 이게 맞아요. 왜냐면 600칸짜리 땅에 여섯 칸씩 쓰면 100개가 들어가고네 칸씩 쓰면 150개가 들어가니까요. 근데 물론 셀의 면적이 33%가 줄었다고 해 가지고 칩 전체 면적이라든가 생산 원가도 그만큼 줄어드느냐 또 그건 아니에요. 디램 안에는 셀뿐만이 아니라 원하는 위치의 데이터를 찾아내고 또 아주 작은 전기 신호를 읽어내는 그런 회로들도 같이 들어 있거든요.이 이 회로들이 차지하는 공간까지 생각을 하면 실제 칩의 면적이 줄어드는 비율이 좀 달라집니다. 거기에다가 새로운 구조를 만드는 과정에서 제조 비용이 더 들어갈 수도 있고요.

결국은 셀을 얼마나 작게 만드느냐뿐만이 아니라 칩 전체를 얼마나 작고 저렴하게 생산을 할 수 있느냐 그게 중요한 거죠. 그리고 비교할 때이 F라는 기준 길이도 같아야 되는데요.네 칸짜리 집이라고 해도 한 칸이 크게 되면 작은 여섯 칸짜리 집보다 훨씬 넓을 수 있잖아요. 그러니까 결국 중요한 건 같은 용량의 디램을 실제로 얼마나 작게 그리고 싸게 만들 수 있느냐인 거죠. 4F스 기술을 먼저 도입을 했다고 해서 그게 꼭 가장 작은 디램이라던가 가장 저렴한 디램을 만들 수 있다는 그런 얘기는 아니라는 거죠. 자, 그렇다면 여섯 칸을 차지하던 셀을 어떻게네 칸 안에 넣을 수 있을까요? 그 핵심은 바로 트랜지스터의 구조를 바꾸는 건데요. 기존 디램에서는 전류가 흐르는 통로가 이렇게 주로 바닥을 따라 가지고 놓여 있었거든요. 그런데이 통로를 위아래 방향으로 이렇게 세우면 어떻게 될까요? 가루로 길게 차지하던 공간이 줄어들고 그만큼 셀을 더 촘촘하게 배치할 수 있겠죠. 이런 접근 중에 하나가 바로 수직 채널 구조인데요.

전류가 흐르는 길을 수직으로 만들고 이거를 제어하는 트랜지스터의 구조도 같이 바꾸는 거죠. 제가 앞에서 카페를 물통에다 비유를 했는데요. 사실 디램에서는 물통을 위로 길게 만드는 작업은 이미 해 왔습니다. 근데 이번에는 물통 아래에 달린 수도꼭지랑 그 연결 구조까지 손보면서 바닥 면적을 더 줄이려고 하고 있는 거예요. 물론 4F 스qu어라고 해 가지고 모든 회사가 똑같은 구조를 사용하는 건 아니고요. 4F 스qu어는 셀 하나가 차지하는 그런 면적을 뜻하는 말이기 때문에 그 안에다가 트랜지스터를 어떻게 배치를 하고 연결할지는 회사마다 달라질 수가 있겠죠. 실제로 SK 하이닉스도 2025년 그 공식 로드맵에서 4F 스퀘어랑 수직 게이트 구조 그리고 서로 다른 웨이퍼를 붙여 가지고 회로를 아래쪽에다 배치하는 기술을 공개를 했는데요. 그러니까이 아이디어가 중국 기업만 떠올린 아주 막 새로운 아이디어가 아니라는 거죠. 기존의 디램을 더 작게 만드는 일이 점점 어려워지면서 메모리 업계 전체가 그냥 그 셀의 구조를 바꾸는 방향으로 다 같이 움직이고 있는 겁니다.

자, 근데 그렇게 셀을 촘촘하게 배치를 해 가지고 공간을 아껴 놨더니 또 다른 문제가 생기는데요. 그게 바로 회로 사이의 신호 간섭이에요. 디램은시티에 저장된 전화가 만들어내는 아주 작은 전기 신호를 잃거든요. 그런데 신호가 지나가는 배선들이 너무 가까워지게 되면 옆배선에 전압이 바뀔 때 내가 읽으려는 신호까지 이게 영향을 받게 되는 거예요. 예를 들어서 제가 전화 통화를 하고 있는데 옆에서 누가 되게 시끄럽게 떠들고 있으면 제 통화가 잘 안 들리는 거랑 좀 비슷하다고 보면 되겠죠. 메모리에서는 전기적으로 이런 일이 생기는데요. 그니까 방은 이제 많이 만들어 놨는데 이번에는 방음 공사가 필요해진 겁니다. 실제로 SK 하이닉스가 올해 공개한 4F 스퀘어 연구에서도 이런 문제가 등장을 해요. 자료를 보면 촘촘하게 배치된 데이터 배선 사이에 간섭을 줄이기 위해서 차폐 구조를 넣었습니다. 그리고 그렇게 하니까 신호를 읽을 때 생기는 오류가 줄어들었다고 설명을 하거든요. 결국 셀을 작게 만드는데 성공을 해도 그 안에 담긴 정보를 안정적으로 읽고 쓸 수 있도록 그 주변 구조도 같이 다듬어야 되는 거죠.

거기에다가 연구실에서 그냥 셀 하나가 잘 움직이는 거랑 칩 전체가 잘 작동을 하는 거. 그리고 그 칩을 공장에서 안정적으로 대량 생산하는 거는 또 다 다른 문제죠. 수십억의 칸이 함께 움직이는 제품에서는 요런 아주 작은 문제도 전체 생산성을 흔들 수가 있습니다. 자, 그래서 이렇게 면적을 아끼는 방법을 얘기를 해 봤는데 면적을 아끼는 방법이 사실 하나 더 있어요. 저장 공간 옆에 있던 회로를 아예 그냥 아래층으로 옮겨 버리는 거거든요. 디램에는 데이터를 저장하는 셀뿐만이 아니라 작은 신호를 크게 키워서 읽는 회로 그리고 원하는 저장 위치를 선택을 하는 그런 회로가 필요한데요. 참고로 치면 그러니까 물건을 쌓아두는 공간 옆에 관리실이랑 분류 시설도 같이 있는 거죠. 근데 이런 시설들을 다른 층으로 옮겨 버리면 그 같은 바닥 면적을 더 넓게 활용을 할 수가 있겠죠. 반도체에서도 비슷하게 저장 셀이 들어가는 웨이퍼랑 주변 회로가 들어가는 웨이퍼를 따로따로 만든 다음에 위아래로 연결을 시키는 방법을 연구를 하고 있습니다.

이렇게 하면 공간만 아낄 수 있는게 아니고요. 어 각각의 회로를 만드는 공정도 따로따로 최적할 수 있다는 그런 장점이 생기는 거죠. 전화를 잘 보관하는 셀이랑 신호를 빠르게 처리하는 회로는 요구 조건이 다르거든요. 기존에는 주변 회로까지 디램 셀을 만드는 과정에서 발생하는 그런 높은 온도를 견뎌야만 했어요. 그런데 아예 따로 만들어 버리면 이런 제약을 줄일 수가 있겠죠. 아, 근데 물론 새로운 과제가 또 생깁니다. 두 웨이퍼를 붙일 때 수많은 전기 연결부를 아주 정확하게 맞춰야 되거든요. 연결 위치가 조금이라도 이렇게 어긋나거나 접합에 문제가 생겨 버리면 그까 따로따로 잘 만든 회로라도 함께 작동을 하지 못하겠죠. 삼성전자도 차세대 4F 스웨어 디램 연구에서 저장 셀이랑 주변 회로를 따로 만든 다음에 하이브리드 본딩으로 결합을 하는 그런 구조를 공개를 했습니다. 셀을 작게 만들고 배선 간섭을 줄이고 회로를 아래로 옮긴 다음에 그다음에이 모든 걸 또 안정적으로 잘 연결을 해야 하는데요. 결국 4F스 스Q어라는게 그 숫자는 간단하지만 실제로 만들기까지는 해결해야 될 문제가 꽤나 많은 거죠.

자, 그렇다면 CXMT는이 기술을 어디까지 개발했을까요? 10월 10일 WCCF크 보도에 따르면 CXMT 4장이 상하이에서 열린 컨퍼런스에서 말을 하기를 4F스 구조를 적용한 서버용 DDR 5 메모리 제품을 올해 말까지 선보이겠다고 그렇게 밝혔습니다. 삼성전자의 도입 목표로 보도된 시점이 2028년이었거든요. 그러니까 발표된 일정만 놓고 보면 2년이나 빠른 셈인 거죠. 근데 다만 아직 그 실제 제품의 크기라던가 수율이 공개가 된 거는 아니에요. 기사에서는 초기 제품이 기존 G5 공정에서 파생된 형태일 가능성도 제기를 했는데 뭐 이거 역시도 그냥 매체의 분석일 뿐입니다. 근데 그렇다고 해 가지고 CXMT의 추격을 이걸 단순한 발표로만 볼 수도 없어요. 왜냐면 지난 9월에 CXMT가 직접 공개한 자료를 보면 이미 5세대 D램 제조 기술인 G5 플랫폼을 양산에 적용을 했다고 밝혔거든요.이 이 공정으로 만든 모바일용 LPDR 5X도 생산 중이라고 합니다. 여기에서 좀 눈에 띄는 숫자가 있는데요. 웨이퍼 한 장에서 만들 수 있는 칩대보다 최소 50%가 늘었다는 거예요.

그러니까 쉽게 말하면 똑같은 크기의 반도체 원판 한 장에서 더 많은 칩을 만들 수 있게 됐다 얘기죠. 물론 이거는 같은 8기 비트 용량으로 환산을 한 수치고요. 분량품을 제외하기 전에 그런 그 전체 칩수 기준입니다. 뭐 실제로 판매할 수 있는 칩이 50% 늘었다는 뜻은 아닌 거고요. 또 이번에 예고한 4F 스코어의 제품의 성과도 아니에요. 그럼에도 이게 의미가 있는게 CXMT가 공장을 늘리는 것뿐만이 아니라 같은 웨이퍼에서 더 많은 칩을 생산하는 기술에도 투자를 하고 있다는 거를 보여 주기 때문이에요. 결국 연말에 실제 제품이 나오더라도 얼마나 작게 만들었는지, 또 얼마나 많은 양을 안정적으로 생산을 할 수 있는지 이것까지 확인을 해야지 CXMT가 삼성보다 앞섰다라는 그런 평가가 가능할 것 같습니다. 그런데 CXMT가 공개한 그 G5 자료에 또 하나 눈여겨 봐야 될 기술이 있는데요. 바로 SAQP입니다. 반도체는 웨이퍼 위에 아주 미세한 회로 무늬를 그려서 만들죠. 근데 문제는 그 무늬가 너무 촘촘해지면 한 번에 원하는 굵기랑 간격으로 만들기가 어려워진다는 건데요.

그래서 아예 만드는 방법을 바꾸죠. 먼저 비교적 넓은 간격으로 기둥 같은 무늬를 만들고요. 그 양옆에다가 얇게 재료를 입히고 가운데 기둥을 제거를 하면 양쪽에 가느다라는 벽이 남겠죠. 그래서이 과정을 한 번 더 활용을 하면 처음보다 훨씬 더 촘촘한 무늬를 만들 수가 있어요. 펜으로 아주 가는 선들을 이렇게 직접 그리는 대신에 먼저 만든 틀의 가장자리를 이용을 해 가지고 선을 만드는 거죠. SAP는 이렇게 패턴을 촘촘하게 만드는 기술인데요. 이거 이미 반도체 업계에서 활용을 해온 방법이에요. CXMT도 이거를 G5 공정의 핵심 기술 중에 하나로 소개를 했습니다. 근데 다만 이게 공정이 복잡해진다는 문제가 좀 있습니다. 재료를 입히고 깎는 과정을 여러 번을 거쳐야 되는데 중간에 두께나 간격이 조금만 달라줘도 최종 회로의 모양이 어긋날 수가 있는 거거든요. 그러니까 얼마나 가는 선을 만들 수 있느냐 그것도 중요하지만 그 선을 얼마나 균일하게 그리고 또 저렴하게 만들 수 있느냐가 중요한 거죠. 같은 미세 공정이라도 실제 생산 비용에는 차이가 날 수 있는 그런 이유입니다.

그리고 또 이번 발표에서 또 하나 눈여겨 볼가 있는데요. 바로 서버용입니다. CXMT가 예고한 제품은 DDR5 RDAM인데요. 서버에서 주로 사용하는 메모리 모듈이죠. 우리가 흔히 보는 그 길쭉한 램이랑 비슷하게 생겼는데 여러 칩 외에도 명령이랑 주소 신호를 중간에서 받아서 전달하는 레지스터가 들어갑니다. CPU 쪽에서 수많은 메모리 칩에 직접 신호를 보내는 그런 부담을 좀 덜어 주기 때문에 서버처럼 이런 많은 메모리를 사용하는 환경에서 안정성을 높이는데 상당히 도움이 돼요. 사실 CXMT는 지난해에도 알디을 포함한 DDR5 메모리 제품군을 공개를 했어요. 그러니까 요번에 새롭게 주목을 해야 될 부분은 서버용 메모리를 처음 만들었다고 뭐 그런게 아니라 여기에다가 4F 스퀘어라는 차세대 셀 구조를 적용을 하겠다는 거죠. 근데 서버용 메모리는 그냥 단순히 용량이 크고 가격이 저렴하다고 선택받는 제품이 아니죠. 서버 고객 입장에서는 용량이랑 가격도 중요하지만 안정성이 진짜 중요합니다. 왜냐면 서버는 오랫동안 쉬지 않고 많은 데이터를 처리를 해야 되는데 그런 환경에서 메모리 문제로 장애가 생겨 버리면 조금 아낀 메모리 값보다 장애 비용이 훨씬 커질 수가 있잖아요.

그래서 실제 제품이 출시가 되면 어떤 서버 플랫폼에서 검증을 받았는지 그리고 실제 고객이 얼마나 채택하는지 이거를 봐야 됩니다. 전 시장에서 본 모듈이 데이터 센터에 대량으로 꽂히는 것까지가 이제 상업하의 중요한 과정인 거예요. 근데 여기에다가 이제 CXMT 공장 증설까지 더해지면 한국 메모리 회사들로는 이제 신경이 쓸 수밖에 없겠죠. 이번 보도에 따르면 CXMT는 올해 말까지 월 30만 장 수준의 웨이퍼 생산 능력을 확보를 하고요. 새로운 공장까지 더해 가지고 이제 장기적으로는 뭐 월 60만 장까지 확대하는 그런 구상을 가지고 있는데요. 이게 숫자만 보면 생산량이 두 배가 되는 것처럼 느껴지죠. 여기에서 한 가지 구분해야 될 거는 웨이퍼 생산 능력이 두 배가 된다고 해 가지고 실제로 판매할 수 있는 메모리도 꼭 두 배가 되는 건 아니에요. 웨이퍼 한 장에서 몇 개 칩이 나오는지 그리고 그중에 몇 개가 정상인지 치판의 용량은 얼마인지 이런 거를 좀 다 따져 봐야 되거든요. 예를 한번 들어 보자면 기존에는 웨이퍼 한 장에서 칩 100개를 만들고 그중에 이제 90개가 정상이었어요.

그런데 새로운 구조를 적용을 해 가지고 한 장에 150개를 만들 수 있게 됐습니다. 그러면 무려 50%나 늘어난 거죠. 근데 새로운 공정이 아직 불안정해 가지고 정상적으로 작동하는 비율이 한 뭐 60%에 그냥 그쳤다 이러면 어떨까요? 150개 중에서 판매할 수 있는 칩이 90개밖에 안 되겠죠? 그러면은 결국 이전이랑 똑같은 거예요. 만약 새로운 공정을 적용을 하면서 제조 비용까지 늘었다. 이렇게 되면 이제 오히려 칩화를 만드는 비용이 더 올라갈 수도 있는 거죠. 물론 반대로 이제 수율까지 안정적으로 확보를 했다 그러면 같은 웨이퍼에서 훨씬 많은 칩을 판매를 할 수 있게 되겠죠. 그리고 그때부터는 원가 경쟁력에도 이제 상당한 차이가 생기는 거고요. 이게 지금 설명을 위한 가정이기는 하지만 왜 메모리 어깨가 양산 수율에 그렇게 민감할 수밖에 없는지 이거를 잘 보여 줍니다. 메모리는 설계할 때 그 최대한 작은 칩을 만드는 것도 중요하지만 결국 공장에서 그 이익을 지켜내야 하는 사업인 거예요. 4F 스qu어가 실제 경쟁력으로 이어질지도 결국 여기에서 이제 판가름이 나는 거죠.

자, 이제 그렇다면 CXMT가 삼성전자랑 SK 하이닉스의 기술을 모두 따라잡아야지만 시장에 영향을 줄 수 있을까요? 근데 꼭 그럴 필요는 없습니다. 메모리를 구매하는 고객마다 원하는 성능이랑 가격이 다 달라요. 어떤 고객은 아주 최고 성능의 제품이 필요하지만 또 어떤 고객은 그냥 필요한 성능만 대충 충족을 한다면 가격이 저렴하고 또 안정적으로 공급받을 수 있는 그런 제품을 선택할 수도 있겠죠. CXMT가 이런 고객들의 기준을 충족을 하면서 이제 생산량까지 늘어난다. 그렇게 되면 기존 업체들도 가격이라든가 공급 조건을 놓고 경쟁을 해야 할 수도 있겠죠. 특히 중국 시장에서는 이런 변화가 더 크게 나타날 가능성이 좀 있습니다. 기존에 한국 업체 메모리를 구매하던 그런 중국 기업들이 자국산 제품으로 구매처를 바꾸기 시작한다면 이제 어떻게 될까요? 삼성이랑 SK 하이닉스는 그만큼의 물량을 이제 또 다른 고객을 찾아 가지고 판매를 해야 할 수도 있어요. 그러면 중국 이외의 시장에서도 가격 경쟁이 좀 심해질 수 있겠죠.

그러니까 CXMT가 전 세계에서 가장 뛰어난 디램을 만들지는 못하더라도 일부 시장에서 고객을 확보하는 것만으로도 이게 경쟁 구도에 충분히 영향을 줄 수 있다는 말이에요. 물론 실제로 얼마나 큰 변화가 생길지는 CXMT가 얼마나 많은 고객을 확보하고 또 얼마나 많은 제품을 안정적으로 공급할 수 있느냐 이거에 달려 있긴 합니다. 그렇다면 이게 AI 산업에는 어떤 영향을 줄까요? 만약 4F 스퀘어 기술이 자리를 잡고 딜렌 공급량이 늘어나 가지고 가격까지 내려가게 된다면 AI를 개발을 하고 운영하는 기업들한테는 오히려 좋은 소식일 수도 있겠죠. AI 서버에는 생각보다 많은 메모리가 필요한데요. AI 모델을 실행을 하는데 필요한 데이터뿐만이 아니라 수많은 사용자 요청을 처리하는 그런 과정에서도 메모리를 사용하거든요. 같은 예산으로 더 많은 메모리를 구매를 할 수가 있다면 서버의 여유 용량을 확보를 하거나 아니면 더 많은 작업을 처리를 할 수 있는 그런 환경을 구성하기도 쉬워지겠죠. 근데 다만 AI에서는 얼마나 많이 담느냐 이것도 중요한데 얼마나 빨리 꺼내느냐 이것도 되게 중요해요.

창고를 두 배 넓혔다고 생각을 해 볼게요. 물건은 더 많이 쌓아둘 수 있는데 그냥 출입문 크기가 그대로라면 물건을 꺼내는 속도까지 두 배가 되지는 않죠. 이때 바로 출입문에 해당하는게 메모리 대역폭입니다. 일정한 시간 동안에 얼마나 많은 데이터를 주고받을 수 있는지를 나타내는 거죠. 4F 스퀘어로 셀을 더 촘촘하게 배치한다고 해 가지고 메모리 속도까지 같은 비율로 빨라지는 건 아니에요. 거기에다가 이번에 CXMT가 예고한 서버형 DDR 5랑 AI GPU에 사용되는 그런 HBM은 역할도 다릅니다. DDR5는 주로 CPU가 사용하는 시스템 메모리고요. HBM은 GPU 가까이에다 배치를 해 가지고 막대한 데이터를 빠르게 공급하도록 만든 그런 고대 역폭 메모리인 거죠. HBM에는 디램 칩을 여러 층으로 쌓고 연결하는 기술부터 또 GPU랑 함께 묶는 그런 첨단 패키징 기술이 필요한데요. 그래서 이게 DDR 5 공급이 늘어난다고 해 가지고 AI GPU의 메모리 병목이 고파로 해결되는 거는 아니라는 말이에요. 하지만 AI 서버를 구성하는 전체 비용을 낮출 가능성은 있겠죠.

메모리 공급이 늘어나고 가격이 안정된다면 AI 서비스를 운영하는 기업들한테는 비용 부담을 줄일 기회가 생기는 거니까요. 이렇게 되면 메모리를 구매하는 기업들한테는 아주 반가운 변화가 될 수도 있는 겁니다. 근데 이거를 이제 메모리를 판매하는 회사 입장에서 보면 이야기는 또 달라지겠죠. AI 산업이 계속 성장을 하더라도 메모리 공급이 수요보다 더 빠르게 늘어나면 가격은 내려갈 수 있기 때문이에요. 예를 한번 들어 볼게요. 메모리 판매량이 용량 기준으로 30%가 늘었다고 해 볼게요. 그런데 같은 기간에 용량당 판매 가격이 20% 내려갔다면 어떨까요? 판매량은 30% 늘었는데 매출은 고작 4% 증가하는데 그치겠죠? 여기에서 이제 2까지 지키려면 제조 원가도 충분히 낮춰야 되고요. 그러니까 이게 AI가 계속 성장을 한다고 해 가지고 메모리 회사들이 지금처럼 높은 수익성을 계속 유지한다는 그런 보장은 없는 거예요. 결국 수요만큼이나 공급이 중요하다는 이야기입니다. 실제로 마이크론도 2026년 연차 보고서에서 이런 위험을 언급을 했습니다.

HBM은 같은 용량을 생산을 하더라도 일반 디램보다 더 많은 웨이퍼랑 생산 공간이 필요한데요. 그런데 만약 HBM 수요가 줄어 가지고 업체들이 그 생산 능력을 일반 디램 쪽으로 돌리게 된다면 어떻게 될까요? 일반 디램의 공급이 크게 늘어나면서 이제 가격이 떨어지겠죠. 마이크론이 직접 제시한 위험 시나리오예요. 여기에다가 여러 메모리 업체들이 4F 스Q어로 전환을 하고 신규 공장까지 비슷한 시기에 가동이 된다면 공급 증가 속도는 더 빨라질 가능성이 있습니다. 물론 셀을 50% 더 넣을 수 있다고 해 가지고 전 세계 메모리 공급이 뭐 당장 50% 늘어난다 이런 건 아니에요. 실제 생산량은 새로운 공정을 뭐 얼마나 빠르게 도입을 하는지 수율은 얼마나 확보를 하는지 이거에 따라서 달라지니까요. 그리고 반대로 가격이 저렴해지면 고객들이 메모리를 더 많이 사용을 하면서 수요가 늘어날 수도 있고요. 앞으로 이제 중요한 건 두 가지 속도입니다. AI가 메모리를 더 쓰는 속도, 그리고 반도체 회사들이 더 많이 만들어내는 속도.

AI가 잘되는 동안에도 메모리 가격은 내려갈 수 있어요. 이번 구조 변화가 누구에게 얼마만큼의 이익이 될지는 그 속도 차이에서 이제 드러나겠죠. 그럼 오늘은 여기까지 패치였습니다.