3D IC 전력 공급 네트워크를 위한 GPU 가속 유효 저항 분석
요약
본 논문은 3D IC의 전력 공급 네트워크(PDN) 문제를 다루며, 신뢰성 확보에 필수적인 관통 실리콘 비아(TSV)의 유효 저항 분석을 위한 GPU 가속 프레임워크를 제안합니다. 이 프레임워크는 기존 직접 해법 대비 5~6 자릿수의 속도 향상을 달성하며 높은 정확도를 유지합니다.
핵심 포인트
- 3D IC 통합은 트랜지스터 밀도 및 전력 효율 개선에 중요함.
- PDN 신뢰성을 위해 TSV의 유효 저항 분석이 핵심 지표임.
- 제안된 GPU 가속 프레임워크는 기존 대비 5~6 자릿수 속도 향상을 제공함.
- 높은 정확도를 유지하면서 계산 효율성을 극대화한 것이 특징임.
삼차원(3D) 통합은 트랜지스터 밀도를 높이고, 전력 효율성을 개선하며, 인터커넥트 지연을 줄이는 데 중요한 기술입니다. 하지만 현재 요구 사항과 설계 복잡성이 증가함에 따라 전력 공급 네트워크(PDN)는 점점 더 많은 어려움에 직면하고 있습니다. 신뢰할 수 있는 PDN을 보장하기 위해서는 관통 실리콘 비아(TSV)의 세심한 계획이 필수적이며, 이때 유효 저항은 핵심적인 지표 역할을 합니다. 부실하게 계획된 TSV는 종종 3D IC에 불균일하게 분포된 유효 저항을 야기하며, 결과적으로 더 심각한 IR Drop을 초래합니다. 본 논문에서는 초기 단계의 3D IC PDN에 대한 정확한 유효 저항 분석을 위한 GPU 가속 프레임워크를 제안합니다. 이 제안된 프레임워크는 기존의 직접 해법(direct solver)과 비교하여 5~6 자릿수의 속도 향상을 달성하는 동시에, 최대 및 평균 상대 오차에서 무시할 수 있는 편차를 유지합니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기0