혼성 신호 IC에서 데이터 유출 공격 표면으로서의 아날로그 핀 방향성

원문 발행 2026. 09. 17. 02:39원문 언어 영어AI 한국어 번역arXiv cs.AR 원문 보기

요약

본 연구는 혼성 신호 SoC의 아날로그 핀 방향성이 보안 속성으로 충분히 다루어지지 않는 문제를 지적하며, 데이터 종속적인 회로 오프셋 변조를 이용한 새로운 데이터 유출 공격 클래스를 식별하고 시연했습니다. 이 공격은 명목상 입력 전용 핀을 외부 정보 채널로 전환하여 생체 신호(PPG) AFE에서 최대 10kbps의 비트율로 데이터를 유출할 수 있음을 실리콘 측정으로 입증합니다.

핵심 포인트

아날로그/혼성 신호(AMS) 데이터 유출 공격 클래스 식별 및 시연
명목상 입력 전용 아날로그 핀을 외부 정보 채널로 활용 가능
PPG AFE 기반 실리콘 측정으로 최대 10kbps 비트율의 데이터 유출 입증
아날로그 핀 방향성을 명시적 보안 속성으로 검증 필요

혼성 신호 SoC는 외부 칩(off-chip) 신호를 수집하기 위해 명목상 입력 전용 아날로그 핀에 의존하지만, 이러한 인터페이스의 방향성은 일반적으로 기능적 속성으로 취급될 뿐 보안 속성으로 명시적으로 검증되지는 않습니다. 본 연구는 데이터 종속적인 회로 오프셋 변조를 통해 명목상 입력 전용 핀을 외부 정보 채널로 전환하는, 방향성 기반의 아날로그 및 혼성 신호(AMS) 데이터 유출 공격 클래스를 식별하고 실험적으로 시연합니다. 우리는 이 공격 메커니즘을 분석적으로 모델링하고 세 가지 활성화 호스트 조건을 식별했습니다: 폐쇄 루프 증폭기(closed-loop amplifier), 노출된 증폭기 입력, 그리고 해당 핀에서의 충분히 높은 임피던스입니다. 이 공격 클래스는 상용 55nm CMOS 공정으로 제작된 광혈류측정(PPG) 아날로그 프론트 엔드(AFE)를 사용한 대표적인 실리콘 사례 연구를 통해 검증되었습니다. 페이로드는 일반적인 생체 신호 감지 AFE 대비 $<$0.001%의 면적 오버헤드를 발생시킵니다. 평가된 조건 하에서, 페이로드 활성화는 필터링된 PPG 출력 SNR을 단 0.03dB만 감소시키는 반면, 최대 HT 유발 교란(perturbation)인 PPG 진폭의 5.9%는 공정 및 온도 전반에 걸쳐 노출된 센서 입력 핀에서 허용되는 34.3%의 무해한 변동 범위 내에 머물렀습니다. 원시 데이터 유출 SINR은 -20dB 미만을 유지했지만, 목표 필터링을 통해 이를 14~~dB 이상으로 증가시켜 신호 복구를 가능하게 했습니다. 실리콘 측정 결과는 최대 10~~kbps의 비트율로 입력 핀을 통한 데이터 유출과 PRBS 메시지의 오류 없는 복구를 입증했습니다. 이러한 결과는 기존의 테스트-가시성 격차(test-observability gap)를 노출시키고, 아날로그 핀 방향성을 명목상의 신호 흐름에서 추론하는 것이 아니라 명시적인 검증, 테스트 커버리지 및 방어를 요구하는 AMS 보안 속성으로 확립합니다.

AI 자동 생성 콘텐츠

원문 바로가기

혼성 신호 IC에서 데이터 유출 공격 표면으로서의 아날로그 핀 방향성

요약

핵심 포인트

댓글