최근 대규모 언어 모델(LLMs)이 전자 설계 자동화(EDA) 수명 주기 내의 다양한 작업을 위해 사용되는 것이 광범위하게 연구되어 왔지만, 통합적인 관점은 부족합니다. 사양(Specifications)은 이 수명 주기의 기반이지만, 자연어로 작성될 때 모호성(ambiguity)을 겪으며, 이는 특히 LLM 출력 품질에 영향을 미칩니다. 형식 명세(Formal specifications)는 이러한 모호성을 완화하지만, 자체적인 어려움이 있습니다. 반면에 제어된 자연어(Controlled Natural Language, CNL) 사양은 해석 가능성(interpretability)을 유지하면서 모호성을 줄일 수 있는 중간 지점 역할을 할 수 있습니다. 본 논문에서는 EDA를 위한 LLM 사용에 대한 통합적인 관점을 제시하고, LLM 기반 행동 주도 하드웨어 개발 워크플로우를 확립합니다. 우리는 형식 속성 검증(Formal Property Verification, FPV)을 통해 CNL 사양을 형식적으로 검증된 하드웨어 설계를 위한 기반으로 활용하는 '형식 검증 Gherkin 시나리오(Formal Verification Gherkin Scenarios, FV Gherkin Scenarios)'를 도입하고 정의합니다. 실험적 평가는 우리의 워크플로우가 생성된 레지스터 전송 수준(Register Transfer Level, RTL) 설계의 기능적 정확성에서 기존 LLM 기반 방법보다 2.48배, 그리고 FPV용으로 생성된 어설션(assertions)의 형식 커버리지에서 2.54배 더 우수할 수 있음을 보여줍니다.